数字电路硬件设计系列(七)之泄放电路设计

这篇具有很好参考价值的文章主要介绍了数字电路硬件设计系列(七)之泄放电路设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

推荐查看原文:硬件电路设计之泄放电路设计泄放电路就是将一部分电能转换成热能或者其它形式能量的电路。相信大家应该都有碰到过下面这些问题:单板下https://mp.weixin.qq.com/s/2DOr15hqAAaWzcq5QA-s-Q

1 简介

泄放电路就是将一部分能量转换成热或者其它形式能量的电路。单板断电后,LED灯长时间没有熄灭,就是对储能器件的能量没有合理的泄放掉。

余电快速泄放电路,即放电电路,用在需要快速反复开关电源,且负载电路上有大容量电容的场景。断开电源开关后,如果负载电路有大电容,会引起负载电路上的电压下降缓慢。此时如果重新接上电源开关,负载电路在未完全掉电的情况下重新上电,可能会导致电路不能正常复位启动,进而电路工作异常,出现开机死机等情况。

数字电路硬件设计系列(七)之泄放电路设计

2 参考资料

推荐一款带泄放功能的电源芯片,资料获取方式:关注下面公众号,回复:SGM25661即可。

数字电路硬件设计系列(七)之泄放电路设计

3 电路分析

3.1 上电过程分析

上电瞬间,三极管的基极b为高电平,三极管Q1截止,VCC通过D1给C1进行充电。

数字电路硬件设计系列(七)之泄放电路设计

3.2 下电过程分析

下电瞬间,三极管Q1的基极b被电阻R1拉低,D1由于其单向导电性,相当远断开,电流从Q1的集电极流向发射极,最终构成回路。注意电阻R2的阻值不宜过大,否则会影响泄放的速度。

数字电路硬件设计系列(七)之泄放电路设计

总结分析:

此电路图最大的一个优势就是关断时间极快,让MOS管栅源之间电容电压快速泄放,快速关断MOS,最大努力去保护电路。当我们需要打开MOS管时,电源IC的IO口输出一个高电平,驱动打开MOS管,即可给负载进行供电。当遇到特殊情况检测到短路或者其他情况需要快速关断MOS时,电源IC的IO口输出一个低电平,三极管Q5会被打开,MOS管栅源之间的电压会通过黄色回路,迅速释放以关断MOS。还有一个好处就是MOS管栅源之间的电压,泄放回路不需要经过电源IC,极大的提高了电路的可靠性。

4 应用场景

  • 我们在设计电源指示灯时,常常会由于电容放电的原因,导致下电后,LED灯仍然常亮。

数字电路硬件设计系列(七)之泄放电路设计
  • 复位电路设计过程中,如果电量没有释放完毕,重新上电,可能会导致上电失败。

数字电路硬件设计系列(七)之泄放电路设计

在泄放电阻工作的速度和功率浪费量之间总是存在折衷。 较低的泄放电阻值会使您在设备断电时更快地达到安全电压,但在操作过程中会浪费更多功率。文章来源地址https://www.toymoban.com/news/detail-494119.html

到了这里,关于数字电路硬件设计系列(七)之泄放电路设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 数字电路硬件设计系列(十八)之eMMC电路设计

    eMMC(Embedded Multi Media Card) 是 嵌入式多媒体卡 的简称,主要是针对只能手机和平板电脑特点二设计的。它的实质是在 NAND Flash的基础上增加了一个控制器,并预留了一个标准接口 。 参考设计获取方式:关注下面公众号,回复:eMMC即可。 eMMC颗粒的PIN脚主要分为三组:电源引脚、

    2024年02月10日
    浏览(81)
  • 数字电路硬件设计系列(十)之RS485电路设计

    RS485通信属于串口通信中的半双工通信,RS485具有支持多节点(32个节点)、传输距离远(最大1219m)、接收灵敏度高(200mV电压)、连接简单(在构成通信网络时,仅需要一对双绞线作传输线)、能抑制共模干扰(差分传输)、成本低廉等特点,最高的传输速率可达10Mbps。在多

    2024年02月06日
    浏览(90)
  • 数字电路硬件设计系列(十七)之上电时序控制电路

    上电时序,也叫做Power-up Sequence,是指电源时序关系。 下面 就是一系列电源的上电的先后关系: 采用不同的电容来控制上电延时时间的长短,具体的电路见下图: 这种上电时序控制的方式, 电路结构简单 ,但是 延时时间难以精确的控制 。 在FPGA的电源时序控制中,应用十

    2024年02月12日
    浏览(52)
  • 数字电路硬件设计系列(一)之电源入口设计(保险丝+TVS管+防反接电路)

            板载的电源设计通常包含三个部分: 保险丝、TVS管、防反接电路 。关于这三者的顺序,不同人有不同的理解。我的理解:保险丝的应是板载的第一道防护,浪涌可能对防反接电路上的器件造成不可逆的损坏,因此TVS管应该在防反接电路的前端。(如有不同的理解

    2024年02月06日
    浏览(115)
  • 数字电路硬件设计系列(六)之FPGA配置引脚的设计

    不同的FPGA种类,配置的方式可能有稍许的差别。此处我们主要以7系列中 XC7A200TFBG676 为例,讲解FPGA的主要配置引脚。 工具制程工艺的不同,FPGA主要可以分为16nm、20nm、28nm。不停的制程工艺下,有不同的产品,详细将下: 在FPGA的设计过程中,将FPGA的IO口划分为不同的BANK,常见

    2024年02月06日
    浏览(72)
  • 数字电路硬件设计系列(五)之AT89C51/C52最小系统设计

    AT89C51/C52是指两个系列的产品,具体包含 AT89C51、AT89C52 ,但是最小系统的组成基本上相差不大。最小系统通常包括: 电源 、 复位 、 时钟 、 程序下载 。 讲解内容以 AT89C52 为例,对 AT89C52 最小系统进行详细讲解。 与STM32不同,AT89C52不仅可以3.3V供电,还能使用5V进行供电。通

    2024年02月11日
    浏览(53)
  • 硬件电路设计原理图设计

    叶倾城-硬件原创的个人空间_哔哩哔哩_Bilibili 硬件电路设计原理图设计第二季-1-40课已更新完成啦!!! 第三季硬件电路设计原理图设计敬请期待!感谢大家的支持! 第01课------硬件实战-硬件电路设计的方法和技巧 第02课------千兆(十兆、百兆、千兆自适应)以太网电路设计

    2023年04月15日
    浏览(68)
  • 27-硬件设计-TYPE-C电路设计

    由于USB2.0的数据率最高只有480Mbps, 可以不考虑信号走线的阻抗连续性,USB2.0的D+/-信号可以不被MUX控制而直接从主控芯片走线,然后一分二连接至USB Type-C插座的两组D+/-管脚上。 但USB3.0或者USB3.1的数据率高达5Gbps或者10Gbps,如果信号线还是被简单地一分二的话,不连续的信号线

    2024年01月19日
    浏览(58)
  • 硬件设计--stm32自动下载电路设计

    1、Stm32 一键下载电路详解 2、启动模式,BOOT0和BOOT1详解 3、STM32自动ISP电路设计 4、STM32 USB接口 一键下载电路详解与过程分析 参考博客:FlyMcu - 用于STM32芯片ISP串口程序一键下载的免费软件 下面是stm32自动下载电路原理图。 正常使用下BOOT1引脚需要接地(不需要debug调试),也就

    2024年02月16日
    浏览(55)
  • 硬件电路设计----DC-DC电路

    文章目录 一、 概念及特点 二、分类 三、设计技巧及主要技术参数选用要求 四、器件选型一般原则 五、 外围器件选择的要求 六 、PCB设计要求 大家好,我是致力于在硬件设计创出一片天地的新手小白:陌白 电子产品中,总是可见DC-DC的身影,今天分享DC-DC的相关知识点。

    2024年02月09日
    浏览(49)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包