MII、 RMII、 GMII、 RGMII 接口介绍

这篇具有很好参考价值的文章主要介绍了MII、 RMII、 GMII、 RGMII 接口介绍。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

1、RGMII 接口概要
以太网的通信离不开物理层 PHY 芯片的支持,以太网 MAC 和 PHY 之间有一个接口,常用的接口有MII、 RMII、 GMII、 RGMII 等。
MII(Medium Independent Interface, 媒体独立接口): MII 支持 10Mbps 和 100Mbps 的操作,数据位宽为 4 位

在 100Mbps 传输速率下,时钟频率为 25Mhz
在 10Mbps 传输速率下,时钟频率为 2.5Mhz
RMII(Reduced MII): RMII 是 MII 的简化版, 数据位宽为 2 位

在 100Mbps 传输速率下,时钟频率为 50Mhz
在 10Mbps 传输速率下,时钟频率为 5Mhz
GMII(Gigabit MII): GMII 接口向下兼容 MII 接口, 支持 10Mbps、 100Mbps 和 1000Mbps 的操作,数据位宽为 8 位

在 1000Mbps 传输速率下,时钟频率为 125Mhz
在 100Mbps 传输速率下,时钟频率为 25Mhz
在 10Mbps 传输速率下,时钟频率为 2.5Mhz
RGMII(Reduced GMII): RGMII 是 GMII 的简化版,数据位宽为 4 位

在 1000Mbps 传输速率下,时钟频率为 125Mhz,在时钟的上下沿同时采样数据
在 100Mbps传输速率下,时钟频率为25MHz,为单个时钟沿采样
在 10Mbps传输速率下,时钟频率为2.5MHz,为单个时钟沿采样
在千兆以太网中,常用的接口为 RGMII 和 GMII 接口。 RGMII 接口的优势是同时适用于10M/100M/1000Mbps 通信速率,同时占用的引脚数较少。但 RGMII 接口也有其缺点,就是在 PCB 布线时需要尽可能对时钟、控制和数据线进行等长处理,且时序约束相对也更为严格。

2、RGMII 接口介绍
2.1 MII接口
即媒体独立接口,数据位宽为 4 位,100Mbps 速率下,时钟频率为 25MHz; 10Mbps 速率下,时钟频率为 2.5MHz

MII、 RMII、 GMII、 RGMII 接口介绍

ETH_RXC:接收数据参考时钟, ETH_RXC 由 PHY 侧提供。

ETH_RXDV:接收数据有效信号,高电平有效。

ETH_RXER:接收数据错误信号,高电平有效。

ETH_RXD:四位并行的接收数据线,在ETH_RXDV为高电平,ETH_RXER为低电平数据有效。

ETH_TXC:发送参考时钟, ETH_TXC 由 PHY侧提供。

ETH_TXEN:发射数据有效信号,高电平有效。

ETH_TXER:发射数据错误信号,高电平有效。

ETH_TXD:四位并行的发送数据线,在ETH_TXEN为高电平,ETH_TXER为低电平数据有效。

2.2 RMII接口
即简化媒体独立接口,数据位宽为2位,100Mbps 速率下,时钟频率为  50MHz; 10Mbps 速率下,时钟频率为 5MHz

MII、 RMII、 GMII、 RGMII 接口介绍 

 REF_CLK:参考时钟

CRS_DV:CRS与DV复用接口

ETH_RXER:接收数据错误信号,高电平有效。

ETH_RXD:二位并行的接收数据线。

ETH_TXEN:发射数据有效信号,高电平有效。

ETH_TXD:二位并行的发送数据线

2.3 GMII接口
即千兆比特媒体独立接口,数据位宽为 8 位,1000Mbps 速率下,时钟频率为 125MHz; 100Mbps 速率下,时钟频率为 25M; 10Mbps 速率下,时钟频率为 2.5MHz

MII、 RMII、 GMII、 RGMII 接口介绍

 

ETH_RXC:接收数据参考时钟, ETH_RXC 由 PHY 侧提供。

ETH_RXDV:接收数据有效信号,高电平有效。

ETH_RXER:接收数据错误信号,高电平有效。

ETH_RXD:八位并行的接收数据线,在ETH_RXDV为高电平,ETH_RXER为低电平数据有效。(4位数据有效)

ETH_TXC:发送参考时钟, ETH_TXC 由 PHY侧提供。

ETH_TXEN:发射数据有效信号,高电平有效。

ETH_TXER:发射数据错误信号,高电平有效。

ETH_TXD:八位并行的发送数据线,在ETH_TXEN为高电平,ETH_TXER为低电平数据有效。(4位数据有效)

2.4 RGMII接口
即简化千兆比特媒体独立接口,数据位宽为4 位,1000Mbps 速率下,时钟频率为 125MHz; 100Mbps 速率下,时钟频率为 25M; 10Mbps 速率下,时钟频率为 2.5MHz

MII、 RMII、 GMII、 RGMII 接口介绍

 

 REF_CLK:参考时钟

ETH_RXCTL(ETH_RX_DV):接收数据控制信号。

ETH_RXD:四位并行的接收数据线。

ETH_TXCTL(ETH_TXEN):发送数据控制信号。

ETH_TXD:四位并行的发送数据线

ETH_TXCTL 和 ETH_RXCTL 控制信号同样采用 DDR 的方式在一个时钟周期内传输两位控制信号,即上升沿发送/接收数据使能(TX_EN/RX_ DV)信号,下降沿发送/接收使能信号与错误信号的异或值(TX_ERR xor TX_EN、 RX_ERR xor RX_DV)。
 
原文链接:https://blog.csdn.net/kissdragan/article/details/124504492文章来源地址https://www.toymoban.com/news/detail-496780.html

到了这里,关于MII、 RMII、 GMII、 RGMII 接口介绍的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 以太网(一)MAC、MII、PHY 介绍

    以太网(二)PHY、网卡、SWITCH介绍 [link] 以太网是由CPU,MAC,PHY三部分组成的,如下图示意: 但是,在实际的设计中,CPU、MAC和PHY三部分并不一定是独立分开的,存在以下三种方式: MAC 与 PHY集成在CPU中,目前来说并不多见。 MAC集成在CPU中,而PHY 采用独立芯片,这种比较常

    2024年01月18日
    浏览(55)
  • 以太网基础知识——PHY,MAC,MII,switch

    在以太网开发中,常常会听到一些专业名词,例如PHY,MAC,MII,switch,下面是解释 PHY PHY 是物理接口收发器,它实现物理层。包括 MII/GMII (介质独立接口) 子层、PCS (物理编码子层) 、PMA (物理介质附加) 子层、PMD (物理介质相关) 子层、MDI 子层。定义了数据传送与接收所需要的

    2024年02月04日
    浏览(47)
  • FPGA优质开源项目 - UDP RGMII千兆以太网

    本文介绍一个FPGA开源项目:UDP RGMII千兆以太网通信。该项目在我之前的工作中主要是用于FPGA和电脑端之间进行图像数据传输。本文简要介绍一下该项目的千兆以太网通信方案、以太网IP核的使用以及Vivado工程源代码结构。 Vivado 的 Tri Mode Ethernet MAC IP核需要付费才能使用,因

    2024年02月14日
    浏览(82)
  • 基于FPGA的GMII与RGMII接口相互转换(包含源工程文件)

      这段时间通过FPGA把ARP、ICMP、UDP协议全部通过FPGA实现了一遍,本来本文打算记录一下arp协议的,但在此之前应该先解决RGMII接口与GMII接口的转换问题。   经过前文讲解,开发板上使用的以太网PHY芯片是88R1518,原理图如下所示,留给用户的是RGMII双沿传输数据,时钟频率

    2024年03月18日
    浏览(92)
  • 千兆以太网芯片88E1111 RGMII模式的FPGA驱动实现

    千兆以太网芯片88E1111 RGMII模式的FPGA驱动实现 在网络应用领域,千兆以太网已经成为主流,而88E1111作为一款先进的千兆以太网芯片,其驱动实现对于网络设备的性能和稳定性有着至关重要的影响。本文将介绍在RGMII模式下,如何实现88E1111芯片在FPGA上的驱动。 一、准备工作

    2024年01月22日
    浏览(60)
  • 以太网接口总线类型笔记

    以太的接口技术有很多,按照其在标准模型中所在位置,可以简单地分成两种: MAC接口 :MAC接口用于连接PHY芯片或者和MAC直连,常用的有:MII、SMII、GMII、RGMII、SGMII、QSGMII、XGMII、XAUI、XLAUI等等。 MDI接口 :MDI接口是介质相关接口,常用于连接PHY芯片和外部介质,常用的有

    2024年02月07日
    浏览(51)
  • 千兆以太网(二)——MDIO接口协议

      MAC和PHY芯片有一个配置接口,即MDIO接口。可以配置PHY芯片的工作模式以及获取PHY芯片的状态信息。PHY芯片内部有一系列寄存器。用户通过配置寄存器来配置PHY芯片的工作模式。   FPGA通过MDIO接口对PHY芯片的内部寄存器进行配置。通常情况下芯片在默认情况下也可以工作

    2024年01月20日
    浏览(55)
  • 以太网——MDIO(SMI)接口的FPGA实现

      在 MAC 与 PHY 之间,有一个配置接口,即 MDIO(也称 SMI,Serial Management Interface),可以配置 PHY 的工作模式、获取 PHY 芯片的工作状态等。本文以 PHY 芯片 B50610 为例,实现 MDIO 接口,以实现对传输速度、接口类型的自协商。   MDIO 包含 2 根信号线: MDC,由 MAC 侧提供给

    2024年02月16日
    浏览(49)
  • STM32以太网接口的配置和使用方法详解

    STM32 微控制器提供了多种系列和型号,不同型号的芯片可能有不同的以太网接口,包括MAC(媒体访问控制器)和PHY(物理层接口)等组件。 在这里,我们以STM32F4系列为例来详细介绍以太网接口的配置和使用方法。 ✅作者简介:热爱科研的嵌入式开发者,修心和技术同步精进

    2024年04月26日
    浏览(39)
  • Vector-常用CAN工具 - VN5000接口以太网包过滤

    一、什么是硬件过滤? 1、什么时候应该过滤硬件? 2、需要注意什么?  3、如何过滤VN5000接口上的以太网报文? (1)Vector Hardware Manager (2)Vector Hardware Config          启用硬件以太网包过滤器时,以太网包已经在硬件(即VN5000接口)上进行了过滤,不会从该接口的上

    2024年02月07日
    浏览(47)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包