FPGA基础知识-门级建模

这篇具有很好参考价值的文章主要介绍了FPGA基础知识-门级建模。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

目录

学习目标

学习内容

1.门的类型

 2.门延迟

学习时间

学习小结


学习目标

学习Verilog 提供的门级原语

理解门的实例引用、门的符号以及andor,bufnot类型的门的真值表

学习如何根据电路的逻辑图来生成verilog描述

讲述门级设计中的上升、下降和关断延迟

解释门级设计中的最小、最大和典型延迟


学习内容

提示:这里可以添加要学的内容

1.门的类型

       逻辑电路可以使用逻辑门来设计。Verilog语言通过提供预定义的逻辑门原语来支持用户使用逻辑门设计电路。调用(实例引用)这些门级原语与调用(实例引用)自己定义的模块相同,两者的区别仅仅在于门级原语是预定义的,可以直接使用而无需声明。基本的逻辑门分为两类:( 1)与/或门类( and/or );(2)缓冲器/非门类( bufnot )。我们可以使用它们来设计任何逻辑电路。

FPGA基础知识-门级建模

         在Verilog语言中,我们可以调用(实例引用)这些逻辑门来构造逻辑电路。下面的例子说明了如何编写门实例引用的模块。在中、所有门实例的输出端口( out)都被连接到OUT,两个输入端口(il和i2)则被连接到N1和IN2。注意,在门级原语实例引用的时候,我们可以不指定具体实例的名字,这一点为设计师编写需要实例引用几百个门的模块提供了方便。


 2.门延迟

        迄今为止,我们所描述的电路都是无延迟的(即零延迟)。然而,在实际的电路中,任何一个逻辑门都具有延迟。Verilog 允许用户通过门延迟来说明逻辑电路中的延迟;此外、用户还可以指定端到端的延迟,这部分内容将在后续中进行讨论。 (迄今为止,我们所描述的电路都是无延迟的(即零延迟)。然而,在实际的电路中,任何一个逻辑门都具有延迟.Verilog允许用户通过门延迟来说明逻辑电路中的延迟;此外、用户还可以指定端到端的延迟,这部分内容将在后面中进行讨论.

   上升延迟:

FPGA基础知识-门级建模

   下降延迟 

FPGA基础知识-门级建模

 关断延迟:是指门的输出从0,1、x变化为高阻抗z所需的时间

      另外,如果值变化到不确定值x,则所需的时间可以看成是以上三种延迟值中最小的那个:在Verilog 中,用户可以使用三种不同的方法来说明门的延迟。如果用户只指定了一个延迟值,那么对所有类型的延迟都使用这个延迟值;如果用户指定了两个延迟值,则它们分别代表上:升延迟和下降延迟,两者中的小者为关断延迟;如果用户指定了.三个延迟值,则它们分别代表上升延迟.下降延迟和关断延迟。如果未指定延迟值,那么默认延迟值为0。

      在Verilog中,用户除可以指定上面所述的三种类型的延迟以外,对每种类型的延迟还可以指定其最小值、最大值和典型值。用户可以在仿真-开始时就决定具体选择使用哪一种延迟值(最小值/最大值/典型值)在建立器件行为模型时要用到延迟的最小值/最大值/典型值,这是因为受到集成电路制造工艺过程的影响,真实的器件延迟总是在最大值和最小值之间的范围内变化。三延迟值的定义为: 在verilog中,用户除可以指定上面所述的三种类型的延迟以外,对每种类型的延迟还可以指定其最小值、最大值和典型值.用户可以在仿真-开始时就决定具体选择使用哪一种延迟值(最小值/最大值/典型值)在建立器件行为模型时要用到延迟的最小值/最大值/典型值,这是因为受到集成电路制造工艺过程的影响,真实的器件延迟总是在最大值和最小值之间的范围内变化.三延迟值的定义为:

最小值:设计者预期逻辑门所具有的最小延迟。

典型值:设计者预期逻辑门所具有的典型延迟。

最大值:设计者预期逻辑门所具有的最大延迟。 

学习时间

20230613


学习小结

      门的基本类型包括: and (与门),or(或门),xor (异或门),buf(缓冲门〉和not(非门〉等。每种门都有逻辑符号、真值表和对应的 Verilog 原语。这些原语的调用(实例引用)方法和模块的调用方法一样,但这些原语是Verilog语言预定义的(不需要自行编写)门的任意一个输入发生变化以后,门的输出立即被重新计算。 

     Verilog支持内部原语实例数组和用户定义的模块。

     每种门都具有三种类型的延迟:上升延迟、下降延迟和关断延迟。Verilog语言允许对每种门指定一个、两个或三个不同的延迟值。Verilog 仿真器会根据指定的数值对三种(上升、下降和关断)延迟的具体值进行计算。

     用户可以对Verilog 中的每种延迟分别指定最小值、典型值和最大值,并且可以在仿真时指定具体使用哪个值进行仿真。这种机制使得用户可以灵活地使用不同的延迟值进行仿真,而无需改变Verilog源描述。文章来源地址https://www.toymoban.com/news/detail-496876.html

到了这里,关于FPGA基础知识-门级建模的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【FPGA零基础学习之旅#9】状态机基础知识

    🎉欢迎来到FPGA专栏~状态机基础知识 ☆* o(≧▽≦)o *☆ 嗨 ~我是 小夏与酒 🍹 ✨ 博客主页: 小夏与酒的博客 🎈该系列 文章专栏: FPGA学习之旅 文章作者技术和水平有限,如果文中出现错误,希望大家能指正🙏 📜 欢迎大家关注! ❤️ 🔸 Hello状态机例程 : RTL视图: 状态

    2024年02月16日
    浏览(42)
  • 从1开始学习FPGA——FPGA的一些基础知识(1)

            这应该是笔者的第一篇CSDN博客了,之所以起名叫从1开始学习FPGA,原因在于笔者已经有一定的FPGA基础,并且使用FPGA完成了一些项目。但是基本没有系统成理论的学习FPGA,经常是用到哪看到哪,导致很多之前用过的东西往往经过一段时间就忘了。开始写CSDN博客更多的

    2024年04月10日
    浏览(46)
  • 【FPGA零基础学习之旅#6】ip核基础知识之计数器

    🎉欢迎来到FPGA专栏~ip核基础知识之计数器 ☆* o(≧▽≦)o *☆ 嗨 ~我是 小夏与酒 🍹 ✨ 博客主页: 小夏与酒的博客 🎈该系列 文章专栏: FPGA学习之旅 文章作者技术和水平有限,如果文中出现错误,希望大家能指正🙏 📜 欢迎大家关注! ❤️ LPM_COUNTER IP核 的RTL视图: IP核

    2024年02月09日
    浏览(43)
  • FPGA_学习_01_基础知识(有点劝退,心灵弱小者勿入)

    有些人喜欢直接拿开发板看教程开干,我认为了解点历史发展没什么坏处,一些FPGA的基础知识也是同样重要的。 有个粉丝评论说建议把 总结 写在前面,估计多半是被中间大段文字折磨后看到我说其实大段文字也可以浏览浏览就行了。 总结 :如果你能从头看到尾,说明你是

    2024年02月11日
    浏览(39)
  • 【FPGA】组合逻辑电路三种建模方式(Verilog HDL 门级建模、Verilog HDL 数据流建模、组合电路行为级建模)

    目录   Verilog HDL 门级建模 各种逻辑门的表示和使用 门级建模书写实例 Verilog HDL 数据流建模 数据流建模 数据流建模书写实例 组合电路行为级建模 always语句 条件语句 多路分支语句 循环语句 for while repeat forever 行为级建模示例   可以理解为对逻辑电路中各个门依次进行描述

    2024年04月13日
    浏览(46)
  • 图论及其应用(基础知识)(1)(数学建模基础速成)

    能否从任一陆地出发通过每座桥恰好一次而 回到出发点? 你要是自己做过,就会显而易见的发现这道题是 没有答案 的(遵守规则以及图形规定的情况下) 欧拉就这个问题说过: 如果每块陆地所连接的桥都是 偶数 座,则从任一陆地出发,必能通过每座桥恰好一次而回到出

    2023年04月08日
    浏览(36)
  • [FPGA] 7系列FPGA的基础知识

    Virtex-7 Family是Xilinx公司推出的一系列FPGA器件,采用了28纳米工艺制造。它是Xilinx公司的第一个采用28纳米工艺的FPGA系列,提供了高性能、低功耗和灵活性的特点。 Virtex-7 Family提供了不同规模的器件,包括Virtex-7 XT、Virtex-7 HT、Virtex-7 H580T、Virtex-7 VXT和Virtex-7 VX系列,每个系列都

    2024年02月09日
    浏览(43)
  • FPGA基础知识

    FPGA是在PAL、PLA和CPLD等可编程器件的基础上进一步发展起来的一种更复杂的可编程逻辑器件。它是ASIC领域中的一种半定制电路,既解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点。 由于FPGA需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过

    2024年02月03日
    浏览(36)
  • 第一篇 FPGA基础知识

    FPGA的全称为Field-ProgrammableGateArray,即现场可编程门阵列。 在开始学习FPGA之前,同学们首先应该清楚地了解FPGA的概念,明白FPGA到底是什么东西,可以用来做什么。FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物,是作为专用集成电路(ASIC)领域中的一种半定制

    2024年02月07日
    浏览(67)
  • FPGA基础知识点

    基础知识 逻辑值 逻辑0:表示低电平,也就是对应电路GND 逻辑1:表示高电平,也就是对应电路VCC 逻辑X:表示未知,有可能是高电平也有可能是低电平 逻辑Z:表示高阻态,外部没有激励信号,是一个悬空状态 数字进制格式 Verilog数字进制格式包括 二进制(b) , 八进制(

    2024年02月03日
    浏览(50)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包