时序逻辑电路二——数字逻辑实验

这篇具有很好参考价值的文章主要介绍了时序逻辑电路二——数字逻辑实验。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

时序逻辑电路二——数字逻辑实验

0 📡实验目的

(1)熟悉计数器的逻辑功能及特性

(2)掌握计数器的应用

(3)掌握时序逻辑电路的分析和设计方法


1 📡实验仪器及材料

时序逻辑电路二——数字逻辑实验

2 📡实验原理

  1. 集成4位计数器74LS161(74LS160)简介

74LS161是4位二进制计数器,74LS160是十进制计数器。74LS161和74LS160芯片引脚排列相同。

时序逻辑电路二——数字逻辑实验

(1)异步清零功能

当CLR=0时,无论其他输入端状态如何(包括时钟信号CLK),4位输出Qd~Qa全为零。

(2)同步并行预置数功能

当CLR=1、LOAD=0且有时钟脉冲CLK的上升沿作用时,DCBA输入端的数据将分别被Qd~Qa接收。

(3)保持功能

当CLR=LOAD=1且ENP=0、ENT=1时,计数器将保持原有状态不变(停止计数);

当CLR=LOAD=1且ENT=0时,计数器将保持原有状态不变(停止计数),但这时进位输出C=0。

(4)同步计数功能

当CLR=LOAD=ENP=ENT=1时,计数器处于计数状态

从0000状态开始,对74LS161连续输入16个脉冲时,电路将从1111状态返回0000状态,进位输出PCO从高电平跳变到低电平。

从0000状态开始,对74LS160连续输入10个脉冲时,电路将从1001状态返回0000状态,进位输出PCO从高电平跳变到低电平。

时序逻辑电路二——数字逻辑实验
  1. 用集成计数器设计N进制计数器的方法

若有M进制计数器,要构成N进制计数器,有两种情况:

(1)M>N,从M个状态中任选N个状态构成N 进制计数器。

时序逻辑电路二——数字逻辑实验

(2)M<N,采用多片M进制计数器,构成M’计数器,使M'>N

  1. 设计举例:试用74LS161和适当的门电路构成7进制计数器。

(1)分析:74LS161为4位二进制计数器,M=16,N=7,M>N,因此可以使用反馈清零法或反馈置数法进行设计。

(2)状态转换图:

时序逻辑电路二——数字逻辑实验

(3)反馈清零法:

按前述设计方法,令

ENP=ENT=1,

LOAD=1,

CLR=S7'=(QcQbQa)'

作图如右图所示:

(4)反馈置数法:

按前述设计方法,令

ENP=ENT=1,

CLR =1,

LOAD =S6'=(QcQb)',

DCBA=0000,

作图如右图所示:

时序逻辑电路二——数字逻辑实验
  1. 74LS151简介

74LS151为互补输出的8选1数据选择器,引脚排列和功能表如图所示。

时序逻辑电路二——数字逻辑实验

选择控制端(地址端)为C、B、A,按二进制译码,从8个输入数据D0~D7中,选择一个需要的数据送到输出端Y,S为使能端,低电平有效。

(1)使能端S=1时,不论C~A状态如何,均无输出(Y=0,W=1),多路开关被禁止。

(2)使能端S=0时,多路开关正常工作,根据地址码C、B、A的状态选择D0~D7中某一个通道的数据输送到输出端Y。

如:CBA=000,则选择D0数据到输出端,即Y=D0

如:CBA=001,则选择D1数据到输出端,即Y=D1,其余类推。

时序逻辑电路二——数字逻辑实验

3 📡实验内容及步骤

  1. 用集成4位二进制计数器(74LS161)组成十进制计数器

(1)画出状态转换图

时序逻辑电路二——数字逻辑实验

(2)选择具体设计方案(清零法或置数法)

我选择的是反馈清零法

(3)画出电路图

时序逻辑电路二——数字逻辑实验

(4)数据测试,用逻辑分析仪观察并记录CLK、QA、QB、QC、QD、PCO的时序图

用标尺截取N个时钟,观察每个时钟对应的状态,如果状态是按照N进制加法计数器的状态转换图变化,则设计正确,记录时序图。

时序逻辑电路二——数字逻辑实验
  1. 序列信号发生器

在数字信号的传输和数字系统的测试中,有时需要用到一组特定的串行数字信号。通常将这种串行数字信号称为序列信号。产生序列信号的电路称为序列信号发生器。

(1)右图所示为一个序列信号发生器电路。图中芯片使用74LS160同步计数器。

时序逻辑电路二——数字逻辑实验

①在CLK端加时钟信号,使用逻辑分析仪观察芯片CLK、QA、QB、QC、QD、Y的状态变化,并记录时序图。

时序逻辑电路二——数字逻辑实验

②通过观察时序图,说明电路在CLK的作用下Y端能输出什么样的脉冲序列?

Y= 0100110101

(2)若希望输出端能周期性的输出Y'=1001001110的脉冲序列,则电路应该怎样改接?试实验之。

分析:序列信号发生器的构成方法有多种。一种比较简单、直观的方法是用计数器和数据选择器构成。观察Y'的数据可知,序列位数为10,计数器仍然选择十进制计数器74LS160,再搭配一个8选1数据选择器(可选择74LS151)即可完成改接。

①写出状态转换表

时序逻辑电路二——数字逻辑实验

②写出Y'逻辑表达式

Y'= QA`QC`QB`+QAQC`QB`+QC`QBQA+QC`QBQA

③比较Y'和8选1数据选择器74LS151的逻辑表达式:

时序逻辑电路二——数字逻辑实验
时序逻辑电路二——数字逻辑实验

④画出电路图

时序逻辑电路二——数字逻辑实验

⑤在CLK端加时钟信号,使用逻辑分析仪观察芯片CLK、Qa、Qb、Qc、Qd和Y'的状态变化,并记录时序图。文章来源地址https://www.toymoban.com/news/detail-497202.html

时序逻辑电路二——数字逻辑实验

时序逻辑电路二——数字逻辑实验

到了这里,关于时序逻辑电路二——数字逻辑实验的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 组合逻辑、时序逻辑的适用场合、数字逻辑电路的时序分析

    组合逻辑: 组合逻辑是一类逻辑电路,其输出仅仅取决于当前的输入信号状态,而不考虑过去的信号状态。 组合逻辑电路的输出完全由输入决定,没有时钟信号的概念,因此输出是输入的函数。 例子包括逻辑门(AND、OR、NOT等)和其他不带存储元件(如触发器)的电路。 时

    2024年02月03日
    浏览(32)
  • 南京邮电大学电工电子(数电)实验报告——组合逻辑电路 & 时序逻辑电路

    5、使用ISE软件完成组合逻辑设计的输入并仿真 6、掌握Testbech中组合逻辑测试文件的写法 7、下载并测试实现的逻辑功能 ①4选1数据选择器 RTL代码 仿真测试模块代码 ②3-8译码器 RTL代码 仿真测试模块代码 ③8-3优先编码器 RTL代码 仿真测试模块代码 ④十六进制七段LED显示译码器

    2024年02月04日
    浏览(44)
  • 「数字电子技术基础」7.时序逻辑电路

    时序逻辑电路和组合逻辑电路的区别就在于,时序逻辑电路的输出不仅取决于当前的输入,还取决于当前电路的状态甚至之前电路的状态。也就是说时序逻辑电路有某一个 反馈/存储结构 。 因此可以用三组方程来描述一个时序逻辑电路: 输出方程。也就是输出变量和输入变

    2024年02月02日
    浏览(55)
  • 数字电子技术基础-6-时序逻辑电路

    在第五章中,我们学习了基本的SR锁存器(Latch)和各类触发器(Filp Flop),它们赋予了电路存储的功能,该功能是本章时序电路所依赖的东西。 这是一个循序渐进的过程,同学们要把握每一章节的基本思想与核心知识点,把各章节之间的联系捋清楚,从而达到事半功倍的效果。

    2024年02月10日
    浏览(52)
  • IC验证必备的数字电路基础知识(三):时序逻辑电路

    参考教材:数字电路与逻辑设计(第2版)邬春明 目录 1. 边沿触发器(D触发器) 2. 时序电路描述/构成 3. 时序逻辑电路的功能描述方法 组合逻辑电路掌管了电路中的逻辑运算,基本单元是与或非门。而时序逻辑电路则掌管了电路中数据的存储。触发器就是构成时序逻辑电路

    2024年02月09日
    浏览(35)
  • bupt数字逻辑时序逻辑实验

    实验一 序列检测器 实验内容 设计一个序列检测器检测序列1110010。 设计思路 每输入一个序列1110010则会在输出端输出一个1,其余时间为0。 首先写出状态转移图,再利用case语句,根据状态转移图写出状态的转移及输出。 检测序列为七位,所以可以设状态机状态数为8个; 输

    2024年02月09日
    浏览(43)
  • 组合逻辑电路二——数字逻辑实验

    (1)掌握数据选择器和译码器的功能。 (2)用数据选择器实验逻辑函数。 (3)用译码器实现逻辑函数。 (一)74LS151 74LS151是常用的8选1数据选择器,芯片内部有一个8选1数据选择器。通过输入不同的地址码C、B、A,可以控制输出Y选择8个输入数据D0~D7中的一个。 连线图和

    2023年04月26日
    浏览(32)
  • 数字电路实验一 组合逻辑电路的设计预实验报告

                                    ---用与非门74LS00,74LS20设计制作一个三人表决电路 (验证性实验) 1.查资料画出74ls00和74ls20芯片引脚图排列图,画出逻辑符号,掌握逻辑功能。 2.组合逻辑设计的一般步骤?用74LS00和74LS20设计制作一个三人表决电路(即3个人中有

    2023年04月25日
    浏览(32)
  • OUC数字逻辑Verilog实验二 用Verilog实现4位计数器(时序逻辑)

    clk为模拟的脉冲,reset为重置信号,如果reset为0,则把init的值作为初始值赋值给out,enable为使能端,如果enable为1,则在上升沿根据mode的值,如果mode为1,为加计数,mode为0,为减计数。 仿真图像中, 第1个脉冲,reset为0,为out赋值输入的初始值0010。 第2~6个脉冲,enable为1,

    2024年01月17日
    浏览(35)
  • 【上海大学数字逻辑实验报告】四、组合电路(三)

    掌握多路选择器74LS151的原理。 掌握译码器74LS138的原理。 学会在Quartus II上使用多路选择74LS151设计电路。 学会在Quartus II上使用译码器74LS138设计电路。 多路选择器又称数据选择器或多路开关,它是一种多路输入单路输出的组合逻辑电路,其逻辑功能是从多个输入中选出一个,

    2024年02月05日
    浏览(27)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包