CoreMark 跑个分:RISC-V vs ARM

这篇具有很好参考价值的文章主要介绍了CoreMark 跑个分:RISC-V vs ARM。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

EEMBC 的 CoreMark® 评分是一种比较通用的基准测试方式,用于测量嵌入式系统中使用的微控制器(MCU)和中央处理单元(CPU)的性能,可以帮助人们比较不同的 CPU 架构的性能表现。

一、简介:

CoreMark 取代了过时的 Dhrystone 基准测试,并包含以下算法的实现:列表处理(查找和排序)、矩阵操作(常见的矩阵操作)、状态机(确定输入流是否包含有效数字)和 CRC(循环冗余校验)。可以在 8 位微控制器到 64 位微处理器上运行。

与 Dhrystone 对比

与 Dhrystone 类似,CoreMark 小巧、便携、易于理解、免费,并显示一项基准测试分数。与 Dhrystone 不同的是,CoreMark 具有特定的运行和报告规则,并旨在避免 Dhrystone 的问题。例如,Dhrystone 的主要部分实际上暴露了编译器优化工作负载的能力,而不是 MCU 或 CPU 的能力。因此,Dhrystone 作为编译器基准测试比作为硬件基准测试更具有洞察力。同样地,在 Dhrystone 的计时部分中使用库调用。通常,这些库调用消耗基准测试消耗的大部分时间。由于库代码不是基准测试的一部分,如果使用不同的库,很难比较结果。最后,存在执行 Dhrystone 的指导方针,但由于结果没有得到认证或验证,因此它们不被强制执行。关于如何报告 Dhrystone 结果没有标准化,存在各种格式(DMIPS、每秒 Dhrystones、DMIPS/MHz)。

CoreMark 基准评分特点

CRC 算法具有双重功能,在链表元素中包含的数据上执行16位 CRC,以验证操作正确,保证操作正确并提供自我检查机制。

为了确保编译器不能在编译时预先计算结果,基准测试中的每个操作都会产生一个在编译时不可用的值。此外,基准测试中定时部分使用的所有代码都是基准测试本身的一部分(没有库调用)。

CoreMark 是一种基于 C 语言的 CPU 性能评测工具,其目标是为了提供一个可重复、可移植且各平台间性能得分可比较的基准测试。CoreMark 包含多个小型测试,旨在模拟实际应用程序中常见的操作和趋势。

CoreMark 测试由以下六个部分组成:

  1. 数值操作(Data structure operations):例如排序、链表操作等。
  2. 控制操作(Control operations):例如循环、条件判断等。
  3. 数学运算(Arithmetic operations):例如位操作、浮点数运算等。
  4. 字符串操作(String manipulation):例如字符串拼接、比较等。
  5. 矩阵变换(Matrix manipulation):例如矩阵乘法、转置等。
  6. 加密/解密(Encryption and decryption):例如 AES、RSA 等。

每个测试的执行时间不同,最终将所有测试的得分累计起来,并通过一系列加权平均和标准化处理以产生 CoreMark 分数。所以,根据这些测试的结果,CoreMark 分数是计算机硬件整体性能的综合指标。

除了提供一个可重复、可移植且可比较的基准测试之外,CoreMark 还可以用作新处理器设计和优化的参考工具。它可以帮助开发人员更好地理解其处理器、操作系统、编译器和库等各种因素之间的性能优化关系。

二、CoreMark 对比

常见的 ARM 芯片 和 RISC-V 芯片的 CoreMark 分数对比如下:
  • Cortex-M0:    2.33 CoreMark/MHz
  • Cortex-M0+:  2.46 CoreMark/MHz
  • Cortex-M3:    4.45 CoreMark/MHz
  • Cortex-M4:    4.02 CoreMark/MHz
  • Cortex-M7:    5.01 CoreMark/MHz
  • Cortex-A7:    2.32 CoreMark/MHz
  • Cortex-A53:  3.25 CoreMark/MHz
  • Cortex-A9:    3.52 CoreMark/MHz
  • Cortex-A55:  3.76 CoreMark/MHz
  • Cortex-A15:  5.26 CoreMark/MHz
  • Cortex-A72:  6.20 CoreMark/MHz
  • Cortex-A76:  7.41 CoreMark/MHz
  • 玄铁 C906:     3.40 CoreMark/MHz
  • StarFive U74: 5.09 CoreMark/MHz
  • 玄铁 C910:     7.10 CoreMark/MHz

需要注意,这些分数只是不同平台、编译器和优化级别得出的结果,并不能完全反映实际性能。实际应用中,还需考虑具体的工作负载、系统结构以及其他因素的影响。

STM32 MCU 的 CoreMark 分数

CoreMark 跑个分:RISC-V vs ARM

昉·星光 2、荔枝派 4A 与树莓派对比

作为 RISC-V 的标杆,昉·星光 2、荔枝派 4 与树莓派的对比如下:

CoreMark 跑个分:RISC-V vs ARM

CoreMark 跑个分:RISC-V vs ARM文章来源地址https://www.toymoban.com/news/detail-497307.html

 常见板卡的 CoreMark 性能对比列表 
构架 Processor MHz 单核 CoreMark 单核分数/MHz 核心数

到了这里,关于CoreMark 跑个分:RISC-V vs ARM的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【RISC-V】基于开源RISC-V MCU内核PicoRV32的FPGA移植

    核心板:GW2A-LV18PG256C8IC8I7 底板:Dock底板 有关核心板和底板相关资料的参考网址:Tang Primer 20K - Sipeed Wiki  FPGA硬件设计软件:高云云源软件;下载地址:广东高云半导体科技股份有限公司 PicoRV32描述,以及文档介绍详情见网址PicoRV32 - 高云 - 广东高云半导体科技股份有限公司

    2023年04月09日
    浏览(44)
  • RISC-V公测平台发布 · 第一个WEB Server “Hello RISC-V world!”

    RISC-V公测平台Web Server地址:http://175.8.161.253:8081 Web Server是互联网应用的基础设施,无论是用户访问网站,还是后端服务提供商和开发者构建各种应用程序,Web Server都在其中扮演着至关重要的角色。 显而易见,对于RISC-V生态来说, Web Server也是不可缺少的一部分 。 接下来我们

    2024年02月14日
    浏览(52)
  • 国内 RISC-V 产学研基地成立,Intel、Arm、RISC-V 将三分天下?

    作者 | 伍杏玲 出品 | CSDN(ID:CSDNnews) 在IT界,CPU芯片和操作系统是网信领域最基础的核心技术。但在芯片领域,技术和资本的门槛较高,应用范围最广的指令集架构需获得专利授权才能使用,如x86、Arm等。而投入研发的资金,以14nm工艺为例,需上亿元的研发费用。 如何降

    2024年01月17日
    浏览(51)
  • 从零学习开发一个RISC-V操作系统(四)丨RISC-V汇编语言编程

       本系列是博主参考B站课程学习开发一个RISC-V的操作系统的学习笔记,计划从RISC-V的底层汇编指令学起,结合C语言,在Ubuntu 20.04上开发一个简易的操作系统。一个目的是通过实践操作学习和了解什么是操作系统,第二个目的是为之后学习RISC-V的集成电路设计打下一定基础

    2024年01月25日
    浏览(63)
  • RISC-V公测平台发布 · 数据库在RISC-V服务器上的适配评估

    前言 上一期讲到YCSB在RISC-V服务器上对MySQL进行性能测试(RISC-V公测平台发布 · 使用YCSB测试SG2042上的MySQL性能),在这一期文章中,我们继续深入讨论RISC-V+数据库的应用。本期就继续利用HS-2平台来测试数据库软件在RISC-V服务器上的兼容性。 参与此次实验的数据库如下: Red

    2024年02月12日
    浏览(40)
  • RISC-V 中国峰会 | OpenMPL引人注目,RISC-V Summit China 2023圆满落幕

         2023年8月25日,为期三天的RISC-V中国峰会(RISC-V Summit China 2023)圆满落幕。本届峰会以“RISC-V生态共建”为主题,结合当下全球新形势,把握全球新时机,呈现RISC-V全球新观点、新趋势。吸引了超过百家企业及研究机构、开源技术社区参与交流,近百家媒体跟踪报道。

    2024年02月10日
    浏览(49)
  • 【RISC-V 指令集】RISC-V 向量V扩展指令集介绍(六)- 向量内存一致性模型

    以下是《riscv-v-spec-1.0.pdf》文档的关键内容: 这是一份关于向量扩展的详细技术文档,内容覆盖了向量指令集的多个关键方面,如向量寄存器状态映射、向量指令格式、向量加载和存储操作、向量内存对齐约束、向量内存一致性模型、向量算术指令格式、向量整数和浮点算术

    2024年04月09日
    浏览(52)
  • RISC-V云测平台:Compiling The Fedora Linux Kernel Natively on RISC-V

      注释:编译Fedora,HS-2 64核RISC-V服务器比Ryzen5700x快两倍! --- 以下是blog 正文 ---  # Compiling The Fedora Linux Kernel Natively on RISC-V ## Fedora RISC-V Support There is ongoing work to Fedora to support RISC-V hardware. As of right now the Fedora documentation officially only shows how to install the distribution on the SiFive Hi

    2024年02月13日
    浏览(40)
  • RISC-V汇编指令

    写在最前面:这一篇是UC Berkeley的CS61C的笔记,根据我自己的理解进行学习记录,其中贴的一些图片来自于课程PPT。 了解汇编之前,我们需要先了解为什么需要汇编?以下是我的理解: 机器执行的命令都是些二进制的机器码,我们需要对机器进行编程需要记住这些机器码,这

    2024年02月15日
    浏览(56)
  • RISC-V体系结构

    执行环境接口(  Execution Environment Interface EEI )是 RISC-V 定义 处理器 和 操作系统 之间的 交互方式 ,它规定了如何加载和执行RISC-V二进制代码,以及如何访问控制和系统资源。 指令集分类 Privileged Architecture (特权指令) 用于 操作系统内核 和 处理器 之间的 交互 ,定义了一组

    2024年02月15日
    浏览(54)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包