Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程

这篇具有很好参考价值的文章主要介绍了Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。


前言

本文介绍的是Quartus II在连接DE0开发板后从绘图、分配管脚、编译到下载的过程,还包括Verilog 代码生成symbol部分。


一、开发板的连接与测试

将开发板的电源线和USB串口分别接在插线板和电脑主机上,打开开发板的开关,然后在设备管理器——>通用串行总线控制器这里找到USB-Blaster,右键,更新驱动设备——>浏览我的电脑以查找驱动设备。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程
找到Quartus II软件的安装位置,找到/drivers/这级目录后确定,等待驱动安装完成。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程
打开Quartus II软件,依照图片标出的顺序选择USB-Blaster[USB-0]。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程
然后按Auto Detect键,检测出了EP3C16,这样就连接成功了,后面程序编译通过后直接下载就行了。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程


二、Quartus II下的操作

建工程、绘图等详细步骤可参见:Quartus II从建工程、绘图、编译到仿真详细过程。
下面的这个例子为:一个特定的开关控制一个特定LED灯的亮灭。

1.绘图

File——>New后选择Block Diagram/Schematic File新建框图并绘制如下。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程

2.分配管脚

在Assignments——>Pin Planner下依照DE0开发板的用户手册依次对自己用到的管脚进行添加。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程

3.参数设置

在Assignments——>Device…下按照下图中的标号依次设置参数,将不用的管脚置为“As input tri-stated”。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程

4.编译

编译后的bdf文件就看到了分配的管脚了。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程

5.下载到开发板

上面开发板的连接与测试通过之后,直接点击Start 按键,等待Progress进度条到达100%后就下载成功了。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程

6.开发板结果展示

来看看程序下载进去之后开发板的结果吧!
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程
这个例子就是上图中的开关0控制LED0的亮灭,可以看到,开关打开后,LED0这个灯就亮了,所以我们的程序下载进了开发板并成功运行了。


三、Verilog 代码生成Symbol

创建Verilog HDL文件,写好代码后确保没有错误,不用编译代码。直接右击文件,选择Create Symbol Files for Current File,等待生成Symbol即可。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程
这里以2-4译码器为例,其Verilog代码如下:

module dec_2to4(IN,OUT);
input [2-1:0] IN;
output [4-1:0] OUT;
reg [4-1:0] OUT;
always @ (IN) begin
	case(IN)
		2'b00:OUT = 4'b0001;
		2'b01:OUT = 4'b0010;
		2'b10:OUT = 4'b0100;
		2'b11:OUT = 4'b1000;
	endcase
end
endmodule

按上面的方法生成Symbol后,在bdf文件空白处双击,在Project下就可以看到刚才生成的Symbol了。点击OK就可以将Symbol添加到bdf文件中了。
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程
生成Symbol的功能就是你代码中所描述的功能。


总结

以上就是Quartus II在连接DE0开发板后从绘图、分配管脚、编译到下载的过程以及Verilog 代码生成symbol部分,这是很基础的操作,必须得熟练的掌握!文章来源地址https://www.toymoban.com/news/detail-497948.html

到了这里,关于Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Quartus ii 软件的使用

    选择一个路径作为工程存放位置,然后在工程文件夹创建4个子文件夹,分别命名为: doc、par、rtl和sim。 doc文件夹用于存放项目相关的文档, par文件夹用于存放Quartus软件的工程文件,rtl文件夹用于存放源代码, sim文件夹用于存放项目的仿真文件 。 打开Quartus ii 软件,在菜单

    2024年01月23日
    浏览(40)
  • 一、Quartus II软件的使用

    使用流程图总结图:  选择【 File】→【 New Project Wizard…】来新建一个工程  【 File】→【 New】  输入代码:  代码保存到rtl目录 【 Assignments】→【 Device...】 【 Analysis Synthesis】进行语法检查编译  根据原理图配好下面管脚 这里下载的程序是.sof文件格式,开发板断电后程序

    2024年02月11日
    浏览(40)
  • Quartus II 的入门级使用

    好久没有用VHDL写东西了,今天需要完成一个项目,重新复习一下 新建工程 file--New Project Wizard, next, 选择存放的路径+名字(project+top-level 名字要相同), next,File name名字同上, next,选择响应的硬件,若只用于仿真不需要硬件的话,就默认 新建VHDL文件 文件名同工程名,编写

    2024年02月05日
    浏览(34)
  • Quartus II的基本使用及仿真

    本文描述的是如何利用QuartusII建立工程并进行基本的仿真操作。 2.1 建立工程 1.打开Quartus II,FileNew proje Wizard… 2. 设置工程路径和工程名。 3.是否要添加verilog文件?否的话直接点击next。 4.选择FPGA型号NEXT。 5.选择仿真工具和仿真语言,有的是Modelsim-Altera,有的是Modelsim,这个

    2024年02月02日
    浏览(47)
  • Quartus-II的安装教程

    一、Quartus-II的下载 ​ 百度网盘下载链接: ​ 百度网盘 请输入提取码 ​ 提取码:CWGG 二、Quartus-II的安装 1.解压压缩包 解压之后,可以看到有三个文件,其中Patch是用来注册破解的(安装时一定要确保QDZ文件和可执行文件在同一个文件夹) 2.进行安装 打开文件夹后,直接双

    2024年02月02日
    浏览(45)
  • 关于Quartus II 13.0破解失败问题

    问题描述: 安装quartus II 13.0时,使用破解器生成licence.dat文件时,提示了大致如下内容: 提示框的标题是sys_cpt.dll。 显示问题:该文件正在使用。。。。 (注意不是某些人遇到的未找到sys_cpt.dll未被找到) 请在检查确保破解器正确安装在对应的bin/bin64目录下无效后再寻找其

    2023年04月09日
    浏览(52)
  • Quartus II的实例化的操作

    目录 文章目录 前言 一、概述 二、实例化的QuestII操作 1.添加.v文件 2、 编写xuehao.v和testbench  3、testbench—SMG.vt的添加 前言        本博客介绍如何在QuestusII在一个工程中调用其他工程中已经写好的.v文件,也就是实例化语句。需要博客和参考书籍只是讲解了实例化语句的使用

    2024年02月03日
    浏览(39)
  • 基于Quartus II的fpga设计流程

    本文仅用于记录与学习。参考 串口(UART)的FPGA实现(含源码工程) 逻辑综合(logic synthesis)入门指南 quartusII关于时钟约束 FPGA内部硬件结构简介 如有侵权,联系删除 指用Verilog或VHDL语言实现的一个单元模块。在这个单元模块中,通过实例化将待验证设计(DUV)作为一个子模块

    2024年02月05日
    浏览(53)
  • 【MODELSIM】Quartus ii 中使用modelsim仿真

    1.仿真环境设置 Quartus ii 中调用modelsim,首次使用modelsim时设置 在tools–options–General–EDA Tool Option中设置好Modelsim的安装文件的路径 2.设置EDA仿真工具 Assignments - settings - EDA Tool settings Simulation选择modelsim 语言选择VHDL 3.生成顶层模块vhd文件 Bdf文件无法直接调用modelsim,在顶层b

    2024年02月04日
    浏览(46)
  • Quartus II使用——3 LED流水灯

    1.学习要求 目标:实现8个LED灯(LED 0~LED 7)间隔100ms依次点亮,然后全部熄灭,再依次点亮。 2.仿真分析 clk是50Mhz时钟,那么一个周期为(1X10^9)/(50X10^6)=20ns,1秒对应50000000个时钟周期,100ms=5000000个时钟周期。 复位时,LED灯全部熄灭    :led=8\\\'hff 点亮第1个LED灯               

    2023年04月22日
    浏览(39)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包