DDR4 SDRAM (MIG) IP 核用法

9月前作者：swang_shan 分类：Toy博客阅读(43) 违法举报

这篇具有很好参考价值的文章主要介绍了DDR4 SDRAM (MIG) IP 核用法。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

我们只需关注与IP核交互的部分信号即可，IP核与DDR4交互的部分不用关心。下图框出的部分即需要关注的信号。
DDR4 SDRAM (MIG) IP 核用法
框起来的信号的详细用法，具体可以参考官方给的 example design，此文章主要总结用法，可能并不详细。

关于写：

c0_ddr4_app_wdf_wren= 1 时数据写入DDR, 数据写入成功必须满足的条件是：

c0_ddr4_app_cmd= 0；
c0_ddr4_app_en = 1；
c0_ddr4_app_rdy= 1；
c0_ddr4_app_wdf_rdy= 1；
c0_ddr4_app_addr 地址配置无误；

以上条件必须严格满足，否则会出现丢数甚至DDR卡死等情况。 本人测试过程中存储的数据量巨大，会一直重复覆盖读写DDR，上述条件有一个时序的错位，导致DDR在存数过程中卡死。

关于读：

c0_ddr4_app_cmd= 1 时从DDR中读取数据, 读取数据只要保证 c0_ddr4_app_addr 和 c0_ddr4_app_en 同时在 c0_ddr4_app_rdy =1 时有效即可。读出数据与读命令之间会有接近30个时钟周期的延迟。文章来源地址https://www.toymoban.com/news/detail-500144.html

到了这里，关于DDR4 SDRAM (MIG) IP 核用法的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

使用MIG IP 核实现DDR3读写测试学习

1、简介 DDR3 SDRAM（Double-Data-Rate Three Synchronous Dynamic Random Access Memory）是 DDR SDRAM 的第三代产品，相较于 DDR2，DDR3 有更高的运行性能与更低的电压。DDR SDRAM 是在 SDRAM 技术的基础上发展改进而来的，同 SDRAM 相比，DDR SDRAM 的最大特点是双沿触发，即在时钟的上升沿和

2024年01月16日
浏览(46)
快速上手Xilinx DDR3 IP核----汇总篇（MIG） ?前言

本文是《快速上手Xilinx DDR3 IP核》系列文章的汇总篇。该系列介绍了Xilinx 控制DDR3的IP核----MIG IP核的基本构成和使用方法，在MIG 接口的基础上在外部封装了FIFO，使得操作时序更加简单，并用此方法实现了几个练手的小项目。 MIG IP核对外提供了两类

2024年02月05日
浏览(51)
DDR3 控制器 MIG IP 详解完整版（VIVADO&Verilog）

DDR系列文章分类地址：（1）DDR3 基础知识分享（2）DDR3 控制器 MIG IP 详解完整版（AXI4VivadoVerilog）（3）DDR3 控制器 MIG IP 详解完整版（nativeVivadoVerilog）（4）基于 DDR3 的串口传图帧缓存系统设计实现（5）基于 DDR3 的native接口串口局部传图缓存系统设计实现（6）基于 DDR3 的

2024年02月06日
浏览(80)
【FPGA】十三、Vivado MIG IP核实现DDR3控制器（1）

文章目录前言一、DDR3基础知识二、MIG IP核的配置三、DDR3 IP核用户端接口时序 1、DDR3 IP核接口说明 2、DDR3 IP核读写时序 ① 写命令时序： ② 写数据时序： ③ 读数据时序：总结我们在进行FPGA开发应用当中，经常会用到存储器来保存数据，常用的存储器有RO

2024年02月16日
浏览(77)
DDR3 控制器 MIG IP 详解完整版（native&VIVADO&Verilog）

DDR系列文章分类地址：（1）DDR3 基础知识分享（2）DDR3 控制器 MIG IP 详解完整版（AXI4VivadoVerilog）（3）DDR3 控制器 MIG IP 详解完整版（nativeVivadoVerilog）（4）基于 DDR3 的串口传图帧缓存系统设计实现（5）基于 DDR3 的native接口串口局部传图缓存系统设计实现（6）基于 DDR3 的

2024年02月13日
浏览(70)
基于 A7 的 DDR3 SDRAM IP 核使用（二）初始化篇

前言：在前文简单介绍了MIG ip核的调用（包括某些参数的设置）以及该ip核的架构。那么接下来可以开始使用ip核了吗？NO!!! 注意：在调完ip之后，并不可以立即使用该 IP 核完成 DDR3 SDRAM 的读和写的，而是要在该 IP核初始化成功之后，才可以进行读和写的。可以通过 Models

2024年02月04日
浏览(32)
DDR3 控制器 MIG IP 详解完整版（AXI4&VIVADO&Verilog）

DDR系列文章分类地址：（1）DDR3 基础知识分享（2）DDR3 控制器 MIG IP 详解完整版（AXI4VivadoVerilog）（3）DDR3 控制器 MIG IP 详解完整版（nativeVivadoVerilog）（4）基于 DDR3 的串口传图帧缓存系统设计实现（5）基于 DDR3 的native接口串口局部传图缓存系统设计实现（6）基于 DDR3 的

2024年02月11日
浏览(48)
DDR3和DDR4内存有什么区别？DDR3和DDR4的区别

开机之后，系统会存入内存，打开软件，也会在内存存储，可以说内存就是临时数据仓库，内存的性能对计算机的影响非常大。而内存的发展比较缓慢，现如今用的还是DDR3和DDR4居多。 DDR3内存诞生于2007年，DDR4在2014年底纷纷上架，当前，DDR4是主流。有何区别？一、在外形

2024年02月11日
浏览(46)
DDR4 信号说明

SDRAM Differential Cloc k : Differential clocks signal pairs , pair perrank . The crossing of the positive edgeand the negative edge of theircomplement are used to sample thecommand and control signals on theSDRAM SDRAM差分时钟：差分时钟信号对，每列对。补码的正边缘和负边缘的交叉用于对SRAM上的命令和控制信号进行采样。

2024年02月14日
浏览(46)
参考 | 辨别真假笔记本三星内存条 (ddr4)

内存条贴张上面有两串值得注意的编码, 其中编码的具体意义参考三星官方文件上面的那串编码 8GR 1Rx8 PC4-2666V-SA1-11 , 参考官方文档第十二页编码含义 8GB 内存条容量大小8GB 1Rx8 模组采用 1个rank , 位宽为8bits; 1个rank是64bits, 64/8=8, 代表共8个颗粒, 每个内存颗粒为1G; 关于rank解释

2024年02月08日
浏览(79)