高速电路设计系列分享-基本概念

这篇具有很好参考价值的文章主要介绍了高速电路设计系列分享-基本概念。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

目录

概要

整体架构流程

技术名词解释

1.带宽的理解

2.了解转换器的精度

技术细节

小结


概要

提示:这里可以添加技术概要

本文主要熟悉一些基本概念。随笔,加一些网上用语,只做学习之用,不用深入分析。

整体架构流程

提示:这里可以添加技术整体架构

     开始一个新设计时,需要决定的首要参数就是带宽。带宽为设计指明方向,引导设计人
员开辟通往成功之路。本质上有三类前端可供选择:基带型、带通或超奈奎斯特型〈有
时也称为窄带或子采样型--基本上不会用到第1奈奎斯特区)以及宽带型,如图1所示。
前端的选用取决于具体应用。

技术名词解释

1.带宽的理解

术语“带宽”在工程领域中遭到滥用.根据应用的不同,带宽的含义在不同设计人员看来可能完全不同。在本文中,转换器的全功率带宽与转换器的可用带宽或采样带宽是不同的。全功率带宽是转换器用于精确捕获信号以及内置前端正确建立所需要的带宽。在多数情况下,转换器的采样带宽目标是在大约两个奈奎斯特区拨入。转换器通常也是以这种方式在其交流频率规格范围内进行表征。设计人员在转换器指定区域外选择中频并不是个明智的选择,因为系统的交流性能结果会存在较大差异,尽管转换器数据手册中说明了额定分辨率和性能,或显示的全功率带宽远大于转换器本身的采样带宽(可能是其两倍)。设计应围绕采样带宽展开。所有设计都应当避免使用额定全功率带宽的某一或全部最高频率部分,否则动态性能(SNR/SFDR)会下降。为了确定高速模数转换器的采样带宽.请查阅数据手册,或者咨询应用支持人员,因为有时候采样带宽并未明确给出。通常,数据手册会规定甚至列出转换器采样带宽内经过生产测试.能够保证额定性能的频率。然而,需要对行业中的这些带宽术语做出更好的说明和定义。

2.了解转换器的精度

所有的ADC都存在建立时间不精确的问题。记住,转换器的内部前端必须具有足够的
带宽(BW),才能精确地对信号进行采样。否则,累积误差将大于上文所述的结果。一
般而言,一个ADC的内部前端必须在半个采样时钟周期内建立(0.5/f。,其中f。=采样
频率),这样才能提供对内模拟信号捕捉的精确表达。因此,对于一个12位ADC(采
样速率为2.5GSPS,满量程输入范围(Vrs)为1.3Vp-p〉来说

技术细节

基带设计要求的带宽是从直流〈或低kHz/MHz区)到转换器的奈奎斯特频率。用相对
带宽表示的话,这意味着大约100MHz或以下,假定采样速率为200MSPS。这类设计可
以采用放大器或变压器/巴伦。带通设计意味着在高中频时只会使用转换器带宽的一小部分〈即小于奈奎斯特频率〉。例如,还是假定采样速率为200MSPS,可能只需要20-60MHz带宽,以170MHz为中心。不过,随着新一代GSPS转换器类型产品的发布,市场呈现出向更高中频发展的趋势。

高速电路设计系列分享-基本概念

 

 因此,上述示例中的数值可能会多填充一个0。本质上讲,设计人员只需利用转换器带宽的一小部分就能完成工作。这种设计通常使用变压器或巴伦。不过,如果较高频率下的动态性能足够并且需要增益,也可以使用放大器。宽带设计通常指需要全部带宽的设计。转换器能够提供多少带宽,用户就会使用多少带宽-供大于求在三种设计中,这种设计的带宽最宽.因而是最具挑战性的前端设计。如果设计要求整个通带的平坦度为0.1dB,则更具挑战性。这类应用的带宽范围为直流或低kHz/MHz区至+GHz区。此类设计常常采用宽带巴伦耦合到转换器。

小结

提示:这里可以添加总结

   作为“现实世界”模拟域与1和0构成的数字世界之间的关口,数据转换器是现代信号处理中的关键要素之一。过去30年,数据转换领域涌现出了大量创新技术,这些技术不但助推了从医疗成像到蜂窝通信.再到消费音视频.各个领域的性能提升和架构进步,同时还为实现全新应用发挥了重要作用。

    宽带通信和高性能成像应用的持续扩张凸显出高速数据转换的特殊重要性:转换器要能处理带宽范围在10MHz至1GHz 以上的信号。人们通过多种各样的转换器架构来实现这些较高的速率,各有其优势。高速下在模拟域和数字域之间来回切换也对信号完整性提出了一些特殊的挑战―-不仅模拟信号如此,时钟和数据信号亦是如此。了解这些问题不仅对于组件选择十分重要,而且甚至会影响整体系统架构的选择。文章来源地址https://www.toymoban.com/news/detail-501203.html

到了这里,关于高速电路设计系列分享-基本概念的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 数字电路硬件设计系列(十八)之eMMC电路设计

    eMMC(Embedded Multi Media Card) 是 嵌入式多媒体卡 的简称,主要是针对只能手机和平板电脑特点二设计的。它的实质是在 NAND Flash的基础上增加了一个控制器,并预留了一个标准接口 。 参考设计获取方式:关注下面公众号,回复:eMMC即可。 eMMC颗粒的PIN脚主要分为三组:电源引脚、

    2024年02月10日
    浏览(81)
  • 数字电路硬件设计系列(十一)之CAN电路设计

    CAN通信时一种工业控制通信系统,最早时应用于汽车电子产品。CAN总线主要的特点: 传输距离远,最远可达10km。 CAN总线抗干扰能力强,有有效保证整个系统的稳定性。 CAM总线传输的速度快,理论上峰值可以达到1Mbps,能有效保证数据通信的即时性。 单条总线上,支持128个节

    2024年02月10日
    浏览(48)
  • 数字电路硬件设计系列(三)之缓启电路设计

            在一些大电压、大电流的产品中,上电的瞬间通常会有较大的电流冲击,下图是一款产品上电过程中波形。最大的电流达到14.2A,这种过流有可能损坏电子元器件。 电流过充波形 解决上述问题,通常采取的策略是在电源的入口增加 缓启动电路 ,也成为 软起动 。

    2024年02月06日
    浏览(62)
  • 数字电路硬件设计系列(十二)之USB电路设计

    USB电路,在我们的平时的应用十分的广泛,常见的鼠标,键盘、显示屏的触摸功能等,对外的接口均使用的是USB接口。USB接口主要可以划分为两种: USB 2.0 、 USB 3.0 。从连接器上区分的依据是,内部颜色 白色 的为USB 2.0接口,内部颜色为 蓝色 的为USB 3.0接口(当然也不是绝对

    2024年02月14日
    浏览(81)
  • 数字电路硬件设计系列(十三)之HDMI电路设计

    原文:内容更加全面。 高清多媒体接口(High Definition Multimedia Interface,HDMI) 是一种全数字化视频和声音发送接口,可以发送未压缩的 音频 及 视频 信号。 HDMI可用于机顶盒、DVD播放机、个人计算机、电视、游戏主机、综合扩大机、数字音响与电视机等设备。HDMI可以同时发送

    2024年02月11日
    浏览(58)
  • 数字电路硬件设计系列(十)之RS485电路设计

    RS485通信属于串口通信中的半双工通信,RS485具有支持多节点(32个节点)、传输距离远(最大1219m)、接收灵敏度高(200mV电压)、连接简单(在构成通信网络时,仅需要一对双绞线作传输线)、能抑制共模干扰(差分传输)、成本低廉等特点,最高的传输速率可达10Mbps。在多

    2024年02月06日
    浏览(91)
  • Candence Virtuoso基本电路设计(一)

    在自学IC版图设计得路上越走越远。。。。。。 virtuoso中进行CMOS反相器和静态寄存器的电路设计以及功能仿真。 静态CMOS反相器由一个NMOS管和一个PMOS管构成,其基本的电路图如下图所示。 打开File - New - Library建立一个库: 然后输入库的名字,后侧选择Attach to an existing techno

    2024年02月02日
    浏览(45)
  • 数字电路硬件设计系列(十七)之上电时序控制电路

    上电时序,也叫做Power-up Sequence,是指电源时序关系。 下面 就是一系列电源的上电的先后关系: 采用不同的电容来控制上电延时时间的长短,具体的电路见下图: 这种上电时序控制的方式, 电路结构简单 ,但是 延时时间难以精确的控制 。 在FPGA的电源时序控制中,应用十

    2024年02月12日
    浏览(52)
  • 集成放大器 电路 分析 设计过程中的概念和要点

    集成运放的三大特性:虚短、虚断、    和  虚地 把这几个特性理解明白了, 后面的电路分析就很容易上手。 虚短:UP=UN,两输入端电压相等。 虚断:IP=IN=0,两输入端的输入电流为0。 虚地:UP=UN=0,当信号在反向输入时存在(即信号从负输入端流进,而正输入端接地,为

    2024年02月11日
    浏览(49)
  • 时序电路的Verilog设计——基本时序元件

    目录 一、Verilog语法 1.1 时钟边缘检测函数 1.2 边缘触发型时序模块的verilog设计规律

    2024年02月22日
    浏览(56)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包