【小技巧】vivado中功能仿真和时序仿真

这篇具有很好参考价值的文章主要介绍了【小技巧】vivado中功能仿真和时序仿真。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

欢迎订阅《FPGA/MATLAB/SIMULINK系列教程》

Simulink教程目录

目录

1.1功能仿真和时序仿真概述

1.2vivado中功能仿真和时序仿真操作方法


1.1功能仿真和时序仿真概述

       Vivado是Xilinx公司的一款集成开发环境(IDE),包括用于FPGA设计、仿真和验证的各种工具。在Vivado中进行功能仿真和时序仿真的操作方法如下:

功能仿真:

操作方法:

a. 打开Vivado,创建一个新的工程。
b. 在工程中添加设计文件和仿真文件。
c. 在仿真文件中添加仿真测试向量。
d. 运行仿真。

      功能仿真主要用来验证设计的逻辑功能是否正确。在功能仿真中,输入信号被赋值给设计的输入端口,然后仿真器会模拟设计的逻辑,输出信号被读取并与预期的输出进行比较。如果输出与预期的输出相同,则说明设计的逻辑功能正确。

时序仿真:

操作方法:

a. 打开Vivado,创建一个新的工程。
b. 在工程中添加设计文件和约束文件。
c. 运行时序分析,生成时序报告。
d. 运行时序仿真。

       时序仿真主要用来验证设计的时序是否正确。在时序仿真中,输入信号被赋值给设计的输入端口,然后仿真器会模拟设计的逻辑,并计算出每个时钟周期的输出信号。时序仿真可以检测出时序问题,如时钟频率过高或过低、时序路径过长等。

       功能仿真和时序仿真是验证FPGA设计的重要步骤,它们能够分别验证设计的逻辑功能和时序正确性。对于实际的FPGA开发过程,通常需要先进行功能仿真,再进行时序仿真。

1.2vivado中功能仿真和时序仿真操作方法

在vivado中我们一般需要首先对程序进行功能仿真,其操作方法如下:

【小技巧】vivado中功能仿真和时序仿真

 此时,功能仿真的效果如下所示:

【小技巧】vivado中功能仿真和时序仿真

下一步,如果有需要,我们对程序进行时序仿真,此时,操作步骤如下:

先进行综合布局布线操作:

【小技巧】vivado中功能仿真和时序仿真

然后进行时序仿真,操作如下:

【小技巧】vivado中功能仿真和时序仿真

 可以看到,在完成布局布线之后,可以点击时序仿真,仿真结果如下:

【小技巧】vivado中功能仿真和时序仿真

时序仿真和功能仿真区别,我们将上述仿真结果放大可以看到: 

【小技巧】vivado中功能仿真和时序仿真

       在两个数据的变化中间,会有一个0不稳态输出。这个也是实际FPGA开发过程中需要主要的问题。 文章来源地址https://www.toymoban.com/news/detail-502700.html

到了这里,关于【小技巧】vivado中功能仿真和时序仿真的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA时序分析与时序约束(Vivado)

    后缀L的这个单元中,会生成锁存器 查看布线 定位线路 时间分析,还要考虑数据变化的建立时间与保持时间 经过图上计算可得公式 : Tsu裕量 = (Tskew + 时钟周期 - Tsu) - (Tco + Tdelay) Thd裕量 = Tco + Tdelay - Thd 两个时间都大于0,才能保证系统不产生亚稳态。 建立时间裕量、组

    2024年01月19日
    浏览(43)
  • FPGA时序约束--实战篇(读懂Vivado时序报告)

    目录 一、新建工程 二、时序报告分析 1、打开时序报告界面 2、时序报告界面介绍 3、时序路径分析 三、总结 FPGA开发过程中,vivado和quartus等开发软件都会提供时序报告,以方便开发者判断自己的工程时序是否满足时序要求。 本文将详细介绍如何读懂Vivado时序报告,包括报告

    2024年02月12日
    浏览(43)
  • FPGA时序约束--实战篇(Vivado添加时序约束)

    前面几篇文章已经详细介绍了FPGA时序约束基础知识以及常用的时序约束命令,相信大家已经基本掌握了时序约束的方法。 今天介绍一下,如何在Vivado中添加时序约束,Vivado添加约束的方法有3种:xdc文件、时序约束向导(Constraints Wizard)、时序约束编辑器(Edit Timing Constrain

    2024年02月10日
    浏览(47)
  • vivado 如何添加时序约束

    一个 FPGA 设计除了管脚分配以外,还有一个重要的约束,那就是时序约束,这里通过向 导方式演示如果进行一个时序约束 点击“Run Synthesis”开始综合 弹出对话框点击“OK” 综合完成以后点击“Cancel” 4) 点击“Constraints Wizard” 5) 在弹出的窗口中点击“Next” 6) 时序约束向导

    2023年04月10日
    浏览(38)
  • Vivado时序约束基础

          今天这篇博客,笔者向大家简单介绍Xilinx FPGA中的Vivado时序约束基础知识,也为后续的学习打好铺垫。 Xilinx Design Constraints (XDC) 概述 • XDC 在本质上就是Tcl 语言,但其仅支持基本的Tcl 语法,如变量、列表和运算符等等,对其他复杂的循环以及文件I/O 等语法可以通过在

    2024年02月10日
    浏览(43)
  • 出现时序违例怎么解决-VIVADO

    提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 在工程应用中,经常会使用不同频率的时钟。 在不同条件下,出现时序违例。 在出现时序违例时,导致编译时间过长。 时序分析的测试程序: 1.1编译过程中2.4节(布线初始化后)更新时序信息 1.2编译过

    2024年02月06日
    浏览(48)
  • vivado进行时序分析的方法

    一、打开report timing summary 打开方式有两种,一种是在reports-timing-report timing summary; 另一种是 二、打开具体路径分析 1、点击上图中0.166 位置就会跳转界面 2、选中某一条路径 在device界面会显示当前这条路径的起始位置和结束位置; 3、还可以对这条路径进行高亮化处理,便于

    2024年02月11日
    浏览(37)
  • vivado 一文归纳出时序约束

    对于时序路径来说,一共有4种时序路径,如下图: (1)从上游芯片最后一级触发器的时钟发送沿有效到FPGA中第一级触发器的输入。 (2)FPGA内部从上级触发器时钟发送沿有效到下级触发器的输入。 (3)从FPGA最后一级触发器的时钟发送沿有效到下游芯片第一级触发器的输入

    2024年01月20日
    浏览(37)
  • Vivado操作之时序约束介绍

    目录 一、前言 二、时序约束界面 三、时序约束介绍 四、参考        任何一个FPGA工程都需要设置相关的时序约束,下面将介绍Vivado中如何进行时序约束操作以及各种约束的使用方法。          在一个工程运行到IMPLEMENTATION后,进入到左侧的Flow Navigator窗口,点击IMPL

    2024年02月05日
    浏览(52)
  • tcl学习之路(五)(Vivado时序约束)

      主时钟通常是FPGA器件外部的板机时钟或FPGA的高速收发器输出数据的同步恢复时钟信号等。下面这句语法大家一定不会陌生。该语句用于对主时钟的名称、周期、占空比以及对应物理引脚进行约束。   在设计中,未约束的时钟可以通过时钟网络报告和时钟确认报告查看

    2024年02月12日
    浏览(44)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包