CUMT矿大----电路与数字系统实验四 计数、译码、显示的HDL设计

这篇具有很好参考价值的文章主要介绍了CUMT矿大----电路与数字系统实验四 计数、译码、显示的HDL设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

软件:Quartus II 9.0 (64-Bit)    AHDL语言

看完觉得不错的点个赞呗╰(*°▽°*)╯不要白嫖啊

一、60进制计数器(静态显示)

分频模块(输入时钟40MHZ)

subdesign fp
(
	inclk:input;
	outputf:output;
)
variable
    fp[24..0]:dff;
    f:dff;
begin
	fp[].clk=inclk;
	f.clk=inclk;
	if fp[]==19999999 then
		fp[]=0;
		f=!f;
	else
		fp[]=fp[]+1;
		f=f;
	end if;
    outputf=f;
end;

60进制计数器模块文章来源地址https://www.toymoban.com/news/detail-502752.html

subdesign 59to0
(
    inclk:input;
    outa[3..0],outb[3..0]:output;
)
variable
    hw[3..0]:dff;
    lw[3..0]:dff;
begin
    hw[].clk=inclk;
    lw[].clk=inclk;
    if(hw[]==5)and(lw[]==9)then
        hw[]=0;
        lw[]=0;
    elsif lw[]==9 then
        lw[]=0;
        hw[]=hw[]+1;
    else
        hw[]=hw[];
        lw[]=lw[]+1;
    end if;
    outa[]=hw[];
    outb[]=l

到了这里,关于CUMT矿大----电路与数字系统实验四 计数、译码、显示的HDL设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 西南交大计组预备实验1:基于原理图方式的3-8译码电路的设计

    说明:本系列仅作为对实验过程学习的一些记录。使用的软件为Quartus II 13.1。 安装教程:安装教程 软件里文字显示不完整的解决办法   友情提示: 1.实验报告书写要整洁,尽量是考虑好了再落笔,否则可能给分会低(true story)。 2.逻辑功能可写出真值表。 3.注意老师ppt上的

    2024年04月25日
    浏览(48)
  • 数字电路13-任意进制计数器设计

    因为市面上的进制计数器的种类优先,所以需要特定进制时,只能自己在已有产品的基础上构成需要的特定进制。 十进制计数器也是通过4位二进制计数器,去掉多余状态所得 根据十进制计数器,可得M进制计数器的特点,即状态数、脉冲数、末状态 如前面的十进制计数器,

    2024年02月07日
    浏览(60)
  • 数字逻辑与部件设计基础实验——3-8译码器

    用连续值 或者always语句实现3-8译码器74138 了解3-8译码器的功能,锻炼根据功能表实现硬件功能的能力 熟悉上板操作的步骤和流程 74138的器件手册中的Function Tables: 用verilog语言在vivado环境下编写源文件,实现3-8译码器。经综合、实现、生成bitstream文件后,将bit文件下载到NE

    2024年02月02日
    浏览(39)
  • 常用数字电路模块:计数器与分频器(一)

    分频器的原理就是计数,翻转,计数,翻转,所以我们先来了解一下计数器! (1)计数器代码   计数器,顾名思义就是在时钟的节拍下进行计数,一个简单的N位计数器的代码如下所示,这个计数器从0计数到2 N -1(共计数了2 N 个数,也就是N位计数器。例如0,1,2,3,计

    2024年02月16日
    浏览(54)
  • 【数字电路与系统】【北京航空航天大学】实验:时序逻辑设计——三色灯开关(二)、需求分析和系统设计

    本次实验(一)见博客:【数字电路与系统】【北京航空航天大学】实验:时序逻辑设计——三色灯开关(一)、实验指导书 说明 :本次实验的代码使用verilog编写,文章中为阅读方便,故采用matlab代码格式。 2.1、需求分析 本次实验要求设计一种通过操作开关的时间控制灯

    2024年04月26日
    浏览(46)
  • 【Multisim仿真】74LS47译码器驱动共阳数码管显示(0-8)数字显示

    🎬Multisim仿真演示 📑74ls47引脚功能 LT: 试灯输入,是为了检查数码管各段是否能正常发光而设置的。当LT=0时,无论输入A3,A2,A1,A0 为何种状态,译码器输出均为低电平,也就是七段将全亮,若驱动的数码管正常,是显示8。 BI: 灭灯输入,是为控制多位数码显示的灭灯所

    2024年02月17日
    浏览(276)
  • 矿大python学习通实验4-2

    \\\"\\\"\\\" 1.实验4-6 编写程序,求出1~n之间(包含1和n,n是小于等于1000的正整数, 从键盘输入)的所有完数。所谓完数,是指一个数恰好等于它的所有因子(包括1但不包括本身)之和。 例如,6的因子为1、2、3,6=1+2+3,因而6是完数。 要求:一行输出一个完数。 【运行示例】 输入

    2024年04月25日
    浏览(30)
  • 数字电路实验一 组合逻辑电路的设计预实验报告

                                    ---用与非门74LS00,74LS20设计制作一个三人表决电路 (验证性实验) 1.查资料画出74ls00和74ls20芯片引脚图排列图,画出逻辑符号,掌握逻辑功能。 2.组合逻辑设计的一般步骤?用74LS00和74LS20设计制作一个三人表决电路(即3个人中有

    2023年04月25日
    浏览(48)
  • 计算机组成原理32位MIPS CPU设计实验(指令译码器电路设计 、时序发生器状态机设计、时序发生器输出函数、硬布线控制器)

    这次实验是32位MIPS CPU设计实验(单总线CPU-定长指令周期-3级时序),在头歌当中一共需要我们进行六道题的测试,分别为MIPS指令译码器设计,定长指令周期(时序发生FSM设计,时序发生器输出函数设计,硬布线控制器,单总线CPU设计),硬布线控制器组合逻辑单元。其中由于

    2024年02月02日
    浏览(42)
  • 时序逻辑电路二——数字逻辑实验

    (1)熟悉计数器的逻辑功能及特性 (2)掌握计数器的应用 (3)掌握时序逻辑电路的分析和设计方法 集成4位计数器74LS161(74LS160)简介 74LS161是4位二进制计数器,74LS160是十进制计数器。74LS161和74LS160芯片引脚排列相同。 (1)异步清零功能 当CLR=0时,无论其他输入端状态如何(

    2024年02月10日
    浏览(46)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包