Vivado仿真小技巧，让所有模块的波形都可以显示

9月前作者：立夏小满分类：Toy博客阅读(54) 违法举报

这篇具有很好参考价值的文章主要介绍了Vivado仿真小技巧，让所有模块的波形都可以显示。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

前言

使用vivado仿真的过程中，经常会遇到要查看某个信号的波形，但这个信号并没有被添加进来。这时就需要添加该信号，再重新仿真。遇到仿真时间较长的工程，效率会很低。有两种方法可以解决这个问题。

一、配置软件

首先打开settings，在弹出的页面中选中simulation，右侧出现simulation的配置页面，在simulation选项卡中xsim.simulate.log_all_signals的选项打上对钩，最后点击ok即可。
Vivado仿真小技巧，让所有模块的波形都可以显示
需要注意的是，这个配置只对当前工程有效。也就是说换个工程后，要重新配置这个选项。

二、Tcl Console命令方式

首先单击Run Simulation，在弹出的菜单中选择Run Behavioral Simulation，这就进入了波形界面；
然后点击Restart，在Tcl Console中输入指令：log_wave –r /* 。输入完毕以后按回车。
Vivado仿真小技巧，让所有模块的波形都可以显示

总结

用以上两种方法均可以实现波形全显示，要观察任意模块的中间信号波形时，只需要把信号拖到波形界面中，波形就会自动显示。提高仿真效率。文章来源地址https://www.toymoban.com/news/detail-504287.html

到了这里，关于Vivado仿真小技巧，让所有模块的波形都可以显示的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

基于51单片机的波形发生器proteus仿真数码管LCD12864显示

仿真图1简介：本系统采用51单片机作为系统的MCU（具体型号见下图），该系统显示器为四位数码管，可实时显示波形的参数情况可显示四种波形，分别是方波、正弦波、三角波、锯齿波。该设计具有电压表功能，可显示当前所测电压参数，其中ADC芯片采用的是PCF8591 该设计

2023年04月08日
浏览(45)
在7段数码管上显示自己的最后三位学号数字Verilog代码Vivado仿真

名称：在7段数码管上显示自己的最后三位学号数字Verilog代码Vivado仿真（文末获取）软件：Vivado 语言：Verilog 代码功能：在7段数码管上显示自己的最后三位学号数字 1.实验任务要求将自己的最后三位学号数字在数码管上显示2、实验现象与结果应能看见自己学号稳定的在数

2024年02月21日
浏览(42)
Python小技巧【1】——获取指定文件夹下的所有文件【glob模块】

glob模块是Python标准库中一个重要的模块，主要用来查找符合特定规则的目录和文件，并将搜索的到的结果返回到一个列表中。 1、常用函数glob() 返回符合匹配条件的所有文件的路径。 2、重要参数recursive recursive参数代表是否递归调用，与特殊通配符 ** 一同使用，默认为

2024年02月04日
浏览(66)
vivado怎么抓波形

一、在需要抓取的信号前面添加(* MARK_DEBUG=“true” *)约束。如下图所示。二、vivado工程综合一下。三、综合完成后，打开set_up_debug。四、Next。五、再次确认一下抓取的信号。根据可以+添加或-删除信号。一直next直至finish。六、产生bit流和itx文件。

2024年02月11日
浏览(30)
关于protues仿真中的OLED显示模块的使用

首先想要使用oled需要知道oled的一些使用协议最简单的oled分为7PIN和4PIN 分别为IIC协议和SPI协议一般使用oled的时候都是通过单片机IO口去模拟IIC或者SPI协议的时序进行通信的，这里oled的两种协议也具有非常成熟的函数封装。当然笔者这里也提供了oled对应的函数方便移植。好

2024年02月03日
浏览(36)
vivado在线调试、在线抓波形方法

1、进入工程，新建IP核，如图： 2、搜索ila IP核，选择debug 下面这个ILA ，如图： 3、双击进入配置界面，如图： 4、设置每个信号位宽，比如抓取5个信号，位宽分别1,2,3,4,5，如图 5、点ok确认生成，例化IP核到自己的模块中，复制过去就可以了。 6、重新编译生成bit文件，

2024年02月13日
浏览(43)
FPGA学习笔记：verilog基础代码与modelsim仿真(六)——vga显示模块

VGA显示目标：实现屏幕红、橙、黄、绿、青、蓝、紫、黑、白、灰条形显示 1. 模块框图与波形图 vga_colorbar是实现目标功能的总体模块框图，为了实现对应的输出，我们使用三个具体功能模块实现功能。 (1) clk_gen——使用pll锁相环实现时钟分频 (2)vga_ctrl——图像控制与输出模

2024年02月04日
浏览(42)
从小白开始学FPGA，vivado实操第一次，初步产生波形

上次介绍了如何创建工程，这次来实现一个波形的产生，vivado用的是Verilog语言，语法很简单就不单独说了，慢慢在程序里很快就学会了，大概的介绍我粘在文章最后，想看就看不想看直接实操也行。在创建的主程序中找到这个模块的括号，我把括号内容

2024年02月05日
浏览(39)
[Vivado下载bit文件后不能在线捕获FPGA波形] - 解决方案详解

[Vivado下载bit文件后不能在线捕获FPGA波形] - 解决方案详解对于使用 FPGA 进行开发的工程师来说，Vivado 下载 bit 文件并在线捕获波形是一项非常基本的技能。然而，有时在下载 bit 文件之后，我们却无法在线捕获波形。这个问题可能会导致我们无法深入调试硬件问题。本文将详

2024年02月04日
浏览(41)
Vivado 使用 ILA IP 核在线调试无法加载调试波形的永久解决方案

Vivado 使用 ILA IP 核在线调试无法加载调试波形的永久解决方案在 FPGA 开发过程中，调试是一个至关重要的环节。Vivado 是一款常用的 FPGA 设计工具，其中包含了 Integrated Logic Analyzer（ILA）IP 核，用于在线调试 FPGA 的设计。然而，有时候在使用 Vivado 进行在线调试时，会遇到无法

2024年02月03日
浏览(33)