DDR3和DDR4内存有什么区别?DDR3和DDR4的区别

这篇具有很好参考价值的文章主要介绍了DDR3和DDR4内存有什么区别?DDR3和DDR4的区别。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

开机之后,系统会存入内存,打开软件,也会在内存存储,可以说内存就是临时数据仓库,内存的性能对计算机的影响非常大。而内存的发展比较缓慢,现如今用的还是DDR3和DDR4居多。

DDR3内存诞生于2007年 ,DDR4在2014年底纷纷上架,当前,DDR4是主流。有何区别?

DDR3和DDR4内存有什么区别?DDR3和DDR4的区别

 

一、在外形方面,内存防呆口有变化

  DDR4作为DDR3的升级版本,在外观上发生了一些改变。DDR4内存的金手指变成了弯曲状,这意味着DDR4不再兼容DDR3,如果想要换上DDR4的内存,那么还需要将主板更换为支持DDR4内存的新平台;金手指中间的“缺口”也就是防呆口的位置相比DDR3更为靠近中央。在金手指触点数量方面,普通DDR4内存有284个,而DDR3则是240个,每一个触点的间距从1mm缩减到0.85mm,笔记本电脑内存上使用的SO-DIMM DDR4内存有256个触点,SO-DIMM DDR3有204个触点,间距从0.6毫米缩减到了0.5毫米。在外观上DDR4内存下部设计为中间稍杰出、边缘收矮的形状。在中央的高点和两端的低点以平滑曲线过渡。而DDR3和DDR4两种内存插槽的不一样,也就导致了并不是所有的主板都支持DDR4内存,尤其是100系列以下主板都是不支持DDR4内存的。

DDR3和DDR4内存有什么区别?DDR3和DDR4的区别

 

二、在规格方面,频率更快了

DDR3内存的起始频率仅有800MHz,最高频率可达2133MHz。而DDR4内存的起始频率就有2133MHz,最高频率可达3000MHz。更高频率的DDR4内存在各个方面的表现和DDR3内存相比有着显著的提升,DDR4内存的每个针脚都可以提供2Gbps的带宽,那么DDR4-3200就是51.2GB/s,这比DDR3-1866的带宽提升了70%;

三、在功耗方面,DDR4比DDR3功耗更低

通常情况下,DDR3的内存的工作电压为1.5V,耗电较多,而且内存条容易发热降频,影响性能。而DDR4内存的工作电压多为1.2V甚至更低,功耗的下降带来的是更少的用电量和更小的发热,提升了内存条的稳定性,基本不会出现发热引起的降频现象;DDR4在运用了3DS堆叠封装技术后,单条内存的容量最大可以达到现在产品的8倍之多。文章来源地址https://www.toymoban.com/news/detail-507784.html

到了这里,关于DDR3和DDR4内存有什么区别?DDR3和DDR4的区别的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 基于DDR3的串口传图帧缓存系统设计实现

    整体设计框图如图所示 模块名称 模块功能 uart_byte_rx模块 负责串口图像数据的接收 bit8_trans_bit16模块 将串口接收的每两个 8bit 数据转换成一个 16bit 数据(图像 数据是 16bit 的 RGB565 的数据,电脑是通过串口将一个像素点数据分两次发送到 FPGA, FPGA 需将串口接收数据重组成

    2024年02月12日
    浏览(41)
  • DDR4 信号说明

    SDRAM Differential Cloc k : Differential clocks signal pairs , pair perrank . The crossing of the positive edgeand the negative edge of theircomplement are used to sample thecommand and control signals on theSDRAM SDRAM差分时钟:差分时钟信号对,每列对。补码的正边缘和负边缘的交叉用于对SRAM上的命令和控制信号进行采样。

    2024年02月14日
    浏览(46)
  • 基于 DDR3 的native接口串口传图帧缓存系统设计实现(整体设计)

    DDR系列文章分类地址: (1)DDR3 基础知识分享 (2)DDR3 控制器 MIG IP 详解完整版 (AXI4VivadoVerilog) (3)DDR3 控制器 MIG IP 详解完整版 (nativeVivadoVerilog) (4)基于 DDR3 的串口传图帧缓存系统设计实现 (5)基于 DDR3 的native接口串口局部传图缓存系统设计实现 (6)基于 DDR3 的

    2024年02月13日
    浏览(54)
  • DDR4 SDRAM (MIG) IP 核用法

    我们只需关注与IP核交互的部分信号即可,IP核与DDR4交互的部分不用关心。下图框出的部分即需要关注的信号。 框起来的信号的详细用法,具体可以参考官方给的 example design,此文章主要总结用法,可能并不详细。 关于写: c0_ddr4_app_wdf_wren= 1 时数据写入DDR, 数据写入成功必须

    2024年02月11日
    浏览(43)
  • FPGA通过PCIe读写DDR4仿真IP核

    环境:Vivado 17.4 根据个人所需选择器件库,创建好空的工程文件夹。 添加第一个IP:utility buffer 双击模块进入配置,选择差分时钟; 第二个IP,直接搜索DMA ,双击添加; 添加之后同样双击模块,进入配置:  配置完成。  第三个IP:AXI Interconnect,双击模块进入配置,将主从接

    2023年04月19日
    浏览(42)
  • FPGA----VCU128的DDR4无法使用问题(全网唯一)

    1、在Vivado 2019.1版本中使用DDR4的IP核会遇到如下图所示的错误, 即便过了implementation生成了bit,DDR4也无法正常启动。 2、解决办法,上xilinx社区搜一下就知道了 AMD Customer Community https://support.xilinx.com/s/article/69035?language=en_US 这是关于DDR4的所已知问题的解决方案  AMD Customer Comm

    2024年02月07日
    浏览(39)
  • Xilinx FPGA DDR3设计(三)DDR3 IP核详解及读写测试

    引言 :本文我们介绍下Xilinx DDR3 IP核的重要架构、IP核信号管脚定义、读写操作时序、IP核详细配置以及简单的读写测试。 7系列FPGA DDR接口解决方案如图1所示。 图1、7系列FPGA DDR3解决方案 1.1 用户FPGA逻辑(User FPGA Logic) 如图1中①所示,用户FPGA逻辑块是任何需要连接到外部

    2024年02月06日
    浏览(52)
  • DDR3读写模块

    使用xilinx官方提供的MIG IP核进行设计,接口协议为AXI,关于AXI协议的内容此处不做过多介绍。 关于IP核个参数的介绍可以参考野火教程,以下为目前使用的通用配置。 DDR物理接口的位宽为32bit DDR用户接口的位宽为64bit MIG核的XADC是关闭的,需要外部模块例化XADC模块读取FPGA的内

    2024年02月03日
    浏览(51)
  • DDR3 基础知识分享

    DDR系列文章分类地址: (1)DDR3 基础知识分享 (2)DDR3 控制器 MIG IP 详解完整版 (AXI4VivadoVerilog) (3)DDR3 控制器 MIG IP 详解完整版 (nativeVivadoVerilog) (4)基于 DDR3 的串口传图帧缓存系统设计实现 (5)基于 DDR3 的native接口串口局部传图缓存系统设计实现 (6)基于 DDR3 的

    2024年02月13日
    浏览(35)
  • DDR3基础和数据读取

    工作电压( 1.5V ), 240 线接口,支持 8bit 预读取,工作频率在 133MHz 即可实现总线 1066MHz 的总线频率。频率从 400533667800MHz 起跳等。芯片封装方式 FBGA 。 引脚包括: 电源、地、配置信号 ; 控制信号: CS_N ODT (阻抗匹配使能) CKE (时钟使能) reset_n (复位信号) DQM RASCASWE TDQ

    2024年02月14日
    浏览(43)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包