FPGA通信—千兆网（RTL8211EG）硬件设计-Toy模板网

这篇具有很好参考价值的文章主要介绍了FPGA通信—千兆网（RTL8211EG）硬件设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

一、硬件布局指南

创造一个低噪音、功率稳定的环境
降低EMI/EMC的程度及其对RTL8211E/RTL8211EG的影响
简化信号跟踪的路由任务

1.1 布局

RTL8211EG 必须尽可能靠近MAC（小于2.5英寸=6.35cm）
连接到RSET引脚的电阻器应靠近RTL8211E/RTL8211EG（小于800mils），并尽可能远离信号迹线（例如，VRRREG、REG_OUT、MDI0+/-、MDI1+/-等）和时钟信号（50mils min.）
如果MAC位于顶层，则PHY应位于底层，以避免散热器耦合
RTL8211EG 到RJ45连接器的，MDI轨迹线必须小于12厘米

FPGA通信—千兆网（RTL8211EG）硬件设计

1.2 晶振

根据3W规则，晶振应放置在距离I/O端口、重要或高频信号迹线（TX、RX、电源）和磁性器件至少三倍于其自身宽度的位置
晶振的外屏蔽需要良好的接地，以避免电磁兼容/电磁干扰的感应，晶振的固定带（如有）也需要良好的接地。
每个PCB设计都有其独特的噪声耦合行为。铁氧体磁珠用于抑制功率噪声。建议用0Ω 电阻器代替磁珠，去耦电容器必须靠近电源引脚放置，以便IC电源引脚到电容器的距离小于200mils。

1.3 RX时钟

RX时钟信号轨迹应尽可能短和宽。
在未断开的接地平面或电源平面附近布线时钟迹线。最大限度地减少过孔和层变化。
RXC滤波器网络将EMI影响降至最低

FPGA通信—千兆网（RTL8211EG）硬件设计

1.4 MDI信号

从RTL8211E/RTL8211EG到10/100/1000M磁铁和RJ-45连接器的线路应尽可能短。
保持所有四个差分对信号迹线的匹配长度在800mil以内，MDI阻抗为50Ω共模，100Ω差模
每对的两个迹线应该彼此靠近放置（D1），因为它们是彼此的差分对信号并且对噪声提供强的消除效果。D1可以是两个差分迹线中的每一个的宽度。
不同差分对之间的间距应大于30mil，以最大限度地减少与其他对耦合的串扰（图中的D2）
接地平面屏蔽可用于分离所有四个信号对
为了最大限度地减少阻抗失配，我们建议不要在四个差分对上使用过孔

FPGA通信—千兆网（RTL8211EG）硬件设计

穿过平面分裂的信号（见图）可能会导致不可预测的返回路径电流，并可能导致信号质量故障，以及产生EMI问题。

FPGA通信—千兆网（RTL8211EG）硬件设计

1.5 GMII（MII）/RGMII信号

尖锐的边缘可能会给电路增加意想不到的寄生效应。在快速能量爆发期间，减小迹线长度将减小迹线电感，不走90°直角信号线，
应仔细考虑地平面以上的迹线长度和迹线宽度与迹线高度之比。必须尽可能短（小于2.5英寸）
最好在这些迹线下面有一个接地平面。使用GND平面来包围它们是必要的。
RXC和TXC是高速（125MHz）信号；在时钟和数据信号之间保持20mils的间隔。
将每个GMII（MII）/RGMII TX和RX（RXC/RXD/RXTL）组迹线长度匹配到100mils以内。
以50Ω阻抗布线GMII（MII）/RGMII迹线，并通过内层布线以减少辐射。
所有GMII（MII）/RGMII迹线必须参考一个完整的地平面。
将R1/C1靠近RTL8211E/RTL8211EG，将R2/C2靠近MAC（必须小于500mils）。

FPGA通信—千兆网（RTL8211EG）硬件设计

RGMII迹线必须远离散热器。
将GMII（MII）/RGMII迹线路由到远离I/O迹线的位置，以避免串扰（>20mils）。

FPGA通信—千兆网（RTL8211EG）硬件设计

1.6 电源信号

RTL8211E/RTL8211EG数字电源引脚的电源可以通过去耦合电容器来改善。电源信号迹线（去耦合帽迹线、电源迹线、接地迹线）应尽可能短且宽。去耦合电容器的通孔的直径应该足够大。RTL8211E/RTL8211EG上的所有模拟电源引脚都需要与电容器断开耦合。解耦合电容器必须靠近RTL8211E/RTL8211EG（<200mils）放置，并且迹线应保持短。