电子设计数字钟,multisim仿真·

这篇具有很好参考价值的文章主要介绍了电子设计数字钟,multisim仿真·。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

设计步骤(分模块叙述,并附上各模块与总体电路图)

1.计时模块,显示模块,调时模块设计

电子设计数字钟,multisim仿真·

计数器模块由七片74LS160的芯片组成,两片为“秒”,两片为“分”,两片为“时”,还有一片作为“星期”,七个数码管显示器用来显示数字。‘秒’和‘分’采用60进制。通过异步清零的方法将两片74LS160扩展为60进制,在‘秒’十位中,当‘0110’时,接线接QB、QC,两端同时为1,7400N输出0给清零端CLR,60时立刻清零。而“分”和“秒”之间则用一个非门将其连接起来,,即当信号为0110时(即“6”)给一个上升沿脉冲到“分”作为脉冲输入,“分”和“时”之间的级联也是采用的一样的原理。

“时”位采用的是24进制,通过1个与非门控制清零,即到24的时候立刻清零,非门是将信号传导“星期”模块那里。就是当“时”的十位为0010和“时”的个位为0100时产生一个脉冲信号给“星期”模块。

“星期”采用了1~7,用同步置数法,当到达数字7后经过一个周期跳到1,这里用了一个74LS10N芯片来实现。

为了方便时间调整,时间调整功能我用了除系统总脉冲外的另外的脉冲来做调整,通过三个双向开关分别对“星期”“时”“分”进行调整。开关拨到上面就是正常计时,拨到下面就是调时。

2.闹钟模块设计

电子设计数字钟,multisim仿真·

闹钟模块设计思路基本和计数器模块一样。采用了计数器模块里的“分”和“时”的部分,区分是‘分’和‘秒’之间没有非门来连接,都是通过给脉冲信号来进行调时。闹钟模块主要的功能是用来设置时间来和计数器模块做比较。

  1. 对比电路设计

电子设计数字钟,multisim仿真·

对比模块由四片4585BD芯片组成,主要功能是用来对比闹钟模块数值和计数器模块数值是否相同。计数模块通过B0~B3输入信号,闹钟模块通过A0~A3输入信号,比较的结果由OAEQB输出。AGTB和ALTB接地,AEQB接5V电压。通过一个与门将四个4585BD芯片的OQEQB连接在一起,四个OQEQB都为1时,与门输出1。这里比较的是“时”和“分”,相同时闹钟响一分钟。这里的闹钟开关是为了防止刚开始仿真时闹钟模块和计数器模块 ‘时’‘分’都为0(即相同)时,与门输出为1时误响。比较结果由一个指示灯与蜂鸣器作为闹铃,当计时模块的时分与闹钟模块的时分完全相同时,OQEQB输出均为1,指示灯亮,蜂鸣器响。

  1. 数字钟总电路图

电子设计数字钟,multisim仿真·

五、运行结果

电子设计数字钟,multisim仿真·

当计时模块和闹钟模块时间相同的时候可以看到灯泡亮起,且蜂鸣器发出声音,且持续1分钟。文章来源地址https://www.toymoban.com/news/detail-508509.html

到了这里,关于电子设计数字钟,multisim仿真·的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 基于FPGA的数字钟设计

    这篇文章通过VHDL代码实现数字钟的功能,绑定引脚就可以看到实际的效果。 代码运行成功,就可以实现了计时(年月日/时分秒)、秒表、倒计时、闹钟的全部功能。

    2024年02月11日
    浏览(43)
  • 【基于FPGA的可调数字钟设计】

    近年来由于美国对我国芯片行业的封锁,我国芯片行业迎来了一波发展的浪潮,FPGA这款小众而又实用的芯片也被划在制裁名单中。 (1)、能在开发板的数码管上显示时间功能 (2)、正常显示时、分、秒 (3)、4个按键:一个作为rst复位,1个作为数字钟调节时的切 换,1个

    2024年02月09日
    浏览(40)
  • 基于FPGA的可调数字钟设计

            在此特别感谢哔站up主 甘第 发布的FPGA企业实训课(基于FPGA的数字钟设计)教学视频,让一个FPGA小白开始了第一个FPGA设计开发流程。本设计参考了这个教学视频,在此基础上添加并修改了一些代码,完成了这个小小的不带任何功能的数字时钟。         初次学习

    2024年02月06日
    浏览(41)
  • 【verilog】多功能数字钟的设计

    掌握数字钟的工作原理。 掌握计数器级联构成更大模值计数器的方法。  能用verilog描述简单的时序逻辑电路。         多功能数字钟应该具有的基本功能有:显示时-分-秒、整点报时、小时和分钟可调等。首先要知道钟表的工作机理,整个钟表的工作应该是在1Hz信号的

    2024年02月04日
    浏览(42)
  • 数电课设数字钟设计(基于quartus)

            数字钟是一种利用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性,具有更长的使用寿命,已得到广泛的使用。数字钟的综合性较强,将数字钟作为数电实验大作业的选题不仅可以加深对数电相关理论知识如计数器、组合逻辑电

    2024年02月05日
    浏览(35)
  • 基于FPGA的多功能数字钟的设计

    摘要 数字钟是采用数字电路实现对时、分、秒数字显示的计时装置,是人们日常 生活中不可少的必需品。本文介绍了应用FPGA芯片设计多功能数字钟的•种方 案,并讨讨论了有关使用FPGA芯片和VHDL语言实现数字钟设计的技术问题。 数字钟、分频器、译码器、计数器、校

    2024年02月07日
    浏览(35)
  • EDA技术Verilog HDL语言完成数字钟设计

    Quartus Ⅱ安装包 链接:https://pan.baidu.com/s/12NbAX8J6XBZ7SQAxSj4H_A 提取码:cokm 主要内容: 1.数字钟系统具有时钟、清零和校准输入信号; 2.在系统时钟信号(1Hz)作用下,能显示时、分、秒; 3.时/分/秒计数器为24进制/60进制/60进制; 4.系统可以对时、分校准。校准信号有两

    2024年02月11日
    浏览(31)
  • EDA实验(Quartus Ⅱ+fpga) (五)---多功能数字钟设计

    本实验代码为初学FPGA所写,逻辑不太清晰,请跳往下面网址查看最新的模块化设计数字钟,更易看懂 模块化多功能数字钟设计 前言: 本文主要介绍了EDA原理与应用这门课程的相关实验及代码。使用的软件是Quartus Ⅱ,该实验使用fpga芯片为cycloneⅤ 5CSEMA5F31C6。 (1)了解数字钟的

    2024年02月06日
    浏览(75)
  • 《数字电子电路》 课程设计:十字路口红绿灯自动控制系统(下)(multisim仿真及PCB实现)

    书接上篇,本片笔者将进行multisim仿真和AD20的PCB实现 五、仿真及结果 1、单元电路仿真结果 ⑴ 脉冲信号发生器: 将NE555独立测试,周期为998.17ms,近似为1s,满足设计指标。 ⑵ 倒计时计数器: 先将25进制倒计时计数器搭好,仿真验证其功能正常,如下图所示 :   2、 整体仿

    2024年02月04日
    浏览(35)
  • 年轻人的第一个数字钟!适用于FPGA的数字钟Verilog实现

    因为闲。 当然也不是很闲,初衷是因为本科时上过的数电实验课最后的大作业就是在 FPGA 上实现一个数字钟,这个作业当时困扰了我们班的诸多同学(难以置信,我们只是学材料的弱小可怜又无助{{{(_)}}}。最终,大部分同学在 拷贝一位学长的代码 一位学长的帮助下顺利通过

    2024年02月11日
    浏览(32)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包