Verilog给reg型变量赋初值

7月前作者：TCCSTAR 分类：Toy博客阅读(27) 违法举报

这篇具有很好参考价值的文章主要介绍了Verilog给reg型变量赋初值。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

在使用Verilog进行开发时，有的reg型变量需要赋初值。经过尝试，有三种方法可以实现给reg变量赋初值。（测试使用的是EP4CE6E22C8开发板，测试时使用串口将变量值发给上位机。）
1、在定义reg变量时赋初值：

reg [3:0] a = 4'd10;

2、复位时给reg变量赋值；
3、用initial语句赋初值：

initial a = 4'd10;

但是很多资料说，initial语句通常用于仿真的testbench模块中对激励矢量的描述或用于给寄存器变量赋初值，而在实际电路中赋初值是没有意义的，在综合时会被忽略。但可以在可综合模块中对存储器加载初始化文件，这是一种可综合的行为，但不能就因此说initial就是可综合的语法，所以不要轻易在可综合的模块中使用initial，或者干脆最好不用。所以，后面还是采用1、2两种方式给reg变量赋初值。
记录一下文章来源地址https://www.toymoban.com/news/detail-508922.html

到了这里，关于Verilog给reg型变量赋初值的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

(Verilog) wire和reg，以及always

For combinational always blocks, always use a sensitivity list of (*). Explicitly listing out the signals is error-prone (if you miss one), and is ignored for hardware synthesis. If you explicitly specify the sensitivity list and miss a signal, the synthesized hardware will still behave as though (*) was specified, but the simulation will not and not matc

2024年02月14日
浏览(28)
verilog基础语法，wire,reg,input,output,inout

概述：输入输出是模块的端口，寄存器是数据存储介质，线用于把各个电路关联起来，形成一个数据流通通道，进行形成具有具体功能的电路模块。线是信息关联与传递的介质，也是可以称为信息流通的管道。在FPGA中的基本定义为wire，reg，input,output,inout。只有正确的认识到

2024年04月24日
浏览(33)
Verilog语法——6.测试文件使用for和random语句进行赋值

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】题目要求：涉及到for语句的赋值语句：小贴士 verilog不支持c/c++中的自增语句i++，因此只能写成i=i+1 for语句应该用在initial begin(…) end中，此处只展示关键代码 6.2.1 random语句

2024年01月17日
浏览(31)
Vivado如何对固化选项里没有的FLASH进行烧写？

Vivado如何对固化选项里没有的FLASH进行烧写？：Vivado flash固化、winbond flash、远程固化、W25Q128、FPGA 引言在固化时，会遇到找不到flash器件的问题，这里稍微作个总结: （针对xinlinx的芯片） 1,常见的厂家有：镁光，issi， spanish 等，在vivado固化器件的选项里也只有这几家

2024年02月05日
浏览(25)
学习如何独立的使用Modelsim进行仿真验证？——编写verilog文件并查看仿真波形

本篇记录如何独立的使用Modelsim进行仿真，便于之后查看。 Modelsim独立仿真的步骤: 创建工作文件夹——编译设计文件——导入及运行仿真——调试结果具体的： 1、新建一个工程指定工程名称、路径和默认库名称。一般情况下，设定Default Library Name默认库名称为work。指定的

2023年04月08日
浏览(27)
FPGA设计Verilog基础之Verilog全局变量和局部变量定义

注意：后续技术分享，第一时间更新，以及更多更及时的技术资讯和学习技术资料，将在公众号 CTO Plus 发布，请关注公众号： CTO Plus 在Verilog中，变量可以分为全局变量和局部变量两种类型。全局变量在整个模块中都可以使用，而局部变量只能在某个特定的代码块中使用。

2024年02月15日
浏览(26)
使用 VHDL、Verilog、SystemVerilog、SystemC、HLS（C++、OpenCL）进行数字硬件建模

目录引言 1. 数字硬件建模概述 1.1 硬件描述语言 1.2 系统级建模语言

2024年02月08日
浏览(75)
【Sql Server】通过Sql语句批量处理数据，使用变量且遍历数据进行逻辑处理

欢迎来到《小5讲堂》，大家好，我是全栈小5。这是《Sql Server》系列文章，每篇文章将以博主理解的角度展开讲解，特别是针对知识点的概念进行叙说，大部分文章将会对这些概念进行实际例子验证，以此达到加深对知识点的理解和掌握。温馨提示：博主能力有限，理解水

2024年03月15日
浏览(34)
FPGA开发] 使用Verilog实现一个简单的计数器

计数器是数字电路中常见的元件之一，它能够按照一定的规律进行计数。在FPGA开发中，我们可以使用硬件描述语言Verilog来实现一个简单的计数器。本文将为您详细介绍如何使用Verilog编写一个基于FPGA的计数器，并提供相应的源代码。首先，我们需要定义计数器的功能和规格

2024年02月03日
浏览(42)
Verilog数据类型/常量/变量[学习笔记day3]

1 数据类型数据类型是用来表示数字电路中的数据存储和传递单元。 Verilog HDL中共有19种数据类型，其中最基本的有4种：常：integer型 parameter型变：reg型 wire型其他：large, medium, scalared, small, time, tri, tri0, tri1, triand, trior, trireg, vectored, wand, wor等。 2 常量在程序运行过程中

2024年02月05日
浏览(33)