数字电路硬件设计系列(五)之AT89C51/C52最小系统设计

这篇具有很好参考价值的文章主要介绍了数字电路硬件设计系列(五)之AT89C51/C52最小系统设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

数字电路硬件设计系列(五)之AT89C51/C52最小系统设计


1 简介

AT89C51/C52是指两个系列的产品,具体包含AT89C51、AT89C52,但是最小系统的组成基本上相差不大。最小系统通常包括:电源复位时钟程序下载

数字电路硬件设计系列(五)之AT89C51/C52最小系统设计

2 最小系统分析

讲解内容以AT89C52为例,对AT89C52最小系统进行详细讲解。

数字电路硬件设计系列(五)之AT89C51/C52最小系统设计

2.1 电源设计

与STM32不同,AT89C52不仅可以3.3V供电,还能使用5V进行供电。通常情况下,单片机的供电时5V其中EA为高时,选择内部程序存储。

数字电路硬件设计系列(五)之AT89C51/C52最小系统设计

2.2 复位电路设计

与STM32不同,AT89C52采用的高电平复位。系统正常工作时,复位管脚为低电平,系统复位时,将复位管脚拉高,整个系统将回到复位状态。

数字电路硬件设计系列(五)之AT89C51/C52最小系统设计

2.3 时钟电路

AT89C52的晶振电路采用的22.1184MHz的晶振,通常采用12MHz的晶振比较多。匹配电容的计算方式,请参考这篇文章:晶振匹配电容和电阻的计算文章来源地址https://www.toymoban.com/news/detail-509493.html

数字电路硬件设计系列(五)之AT89C51/C52最小系统设计

到了这里,关于数字电路硬件设计系列(五)之AT89C51/C52最小系统设计的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 数字电路硬件设计系列(十三)之HDMI电路设计

    原文:内容更加全面。 高清多媒体接口(High Definition Multimedia Interface,HDMI) 是一种全数字化视频和声音发送接口,可以发送未压缩的 音频 及 视频 信号。 HDMI可用于机顶盒、DVD播放机、个人计算机、电视、游戏主机、综合扩大机、数字音响与电视机等设备。HDMI可以同时发送

    2024年02月11日
    浏览(39)
  • 数字电路硬件设计系列(十)之RS485电路设计

    RS485通信属于串口通信中的半双工通信,RS485具有支持多节点(32个节点)、传输距离远(最大1219m)、接收灵敏度高(200mV电压)、连接简单(在构成通信网络时,仅需要一对双绞线作传输线)、能抑制共模干扰(差分传输)、成本低廉等特点,最高的传输速率可达10Mbps。在多

    2024年02月06日
    浏览(68)
  • 数字电路硬件设计系列(十七)之上电时序控制电路

    上电时序,也叫做Power-up Sequence,是指电源时序关系。 下面 就是一系列电源的上电的先后关系: 采用不同的电容来控制上电延时时间的长短,具体的电路见下图: 这种上电时序控制的方式, 电路结构简单 ,但是 延时时间难以精确的控制 。 在FPGA的电源时序控制中,应用十

    2024年02月12日
    浏览(37)
  • 数字电路硬件设计系列(七)之泄放电路设计

    泄放电路就是将一部分能量转换成热或者其它形式能量的电路。 单板断电后,LED灯长时间没有熄灭,就是对储能器件的能量没有合理的泄放掉。 余电快速泄放电路 ,即 放电电路 ,用在需要快速反复开关电源,且负载电路上有大容量电容的场景。断开电源开关后,如果负载

    2024年02月09日
    浏览(122)
  • 数字电路硬件设计系列(一)之电源入口设计(保险丝+TVS管+防反接电路)

            板载的电源设计通常包含三个部分: 保险丝、TVS管、防反接电路 。关于这三者的顺序,不同人有不同的理解。我的理解:保险丝的应是板载的第一道防护,浪涌可能对防反接电路上的器件造成不可逆的损坏,因此TVS管应该在防反接电路的前端。(如有不同的理解

    2024年02月06日
    浏览(76)
  • 数字电路硬件设计系列(六)之FPGA配置引脚的设计

    不同的FPGA种类,配置的方式可能有稍许的差别。此处我们主要以7系列中 XC7A200TFBG676 为例,讲解FPGA的主要配置引脚。 工具制程工艺的不同,FPGA主要可以分为16nm、20nm、28nm。不停的制程工艺下,有不同的产品,详细将下: 在FPGA的设计过程中,将FPGA的IO口划分为不同的BANK,常见

    2024年02月06日
    浏览(51)
  • 基于 AT89C51 单片机的数字时钟设计

    目录 1.设计目的、作用 2.设计要求 3.设计的具体实现 3.1 设计原理 3.2 硬件系统设计         3.2.1 AT89C51 单片机原理 3.2.2 晶振电路设计 3.2.3 复位电路设计 3.2.4 LED 数码管显示 3.3 系统实现 3.3.1 系统仿真与调试 3.3.2 演示结果 4.总结 附录 附录 1 附录 2 (1 )掌握 51 系列单片机的

    2024年02月01日
    浏览(36)
  • 【期末不挂科-单片机考前速过系列P8】(第八章:21题速过AT89S51单片机的内部硬件结构)经典例题盘点(带图解析)

    前言 大家好吖,欢迎来到 YY 滴C++系列 ,热烈欢迎! 本章主要内容面向接触过C++的老铁 主要内容含: 欢迎订阅 YY 滴C++专栏!更多干货持续更新!以下是传送门! YY的《C++》专栏 YY的《C++11》专栏 YY的《Linux》专栏 YY的《数据结构》专栏 YY的《C语言基础》专栏 YY的《初学者易

    2024年01月19日
    浏览(37)
  • 硬件电路设计原理图设计

    叶倾城-硬件原创的个人空间_哔哩哔哩_Bilibili 硬件电路设计原理图设计第二季-1-40课已更新完成啦!!! 第三季硬件电路设计原理图设计敬请期待!感谢大家的支持! 第01课------硬件实战-硬件电路设计的方法和技巧 第02课------千兆(十兆、百兆、千兆自适应)以太网电路设计

    2023年04月15日
    浏览(37)
  • 27-硬件设计-TYPE-C电路设计

    由于USB2.0的数据率最高只有480Mbps, 可以不考虑信号走线的阻抗连续性,USB2.0的D+/-信号可以不被MUX控制而直接从主控芯片走线,然后一分二连接至USB Type-C插座的两组D+/-管脚上。 但USB3.0或者USB3.1的数据率高达5Gbps或者10Gbps,如果信号线还是被简单地一分二的话,不连续的信号线

    2024年01月19日
    浏览(41)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包