如何使用Synplify综合vivado带IP核的工程

这篇具有很好参考价值的文章主要介绍了如何使用Synplify综合vivado带IP核的工程。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

使用Synplify综合的好处

下面的说法来自网上:

  1. 综合时间更好,综合出来所使用的逻辑更少
  2. 综合的时序更好

在IC设计中,使用Synplify综合+Vivado组合比较多。synplify 用于生成网表,然后将网表倒入FPGA中,进行布局布线等操作。

synplify的教程

Libero集成开发环境中Synplify应用与提高-Microsemi(Actel) FPGA开发工具——周立功Libero集成开发
界面还是很简单的
如何使用Synplify综合vivado带IP核的工程
勾选上Symbolic FSM Compiler和Resource Sharing。 双击logic constraints 打开fdc约束,如下所示

如何使用Synplify综合vivado带IP核的工程
因为约束主要还是在后面vivado中进行约束,因此在synplify中我只约束了时钟。(这个在前面一张图右上角中,也有设置一次时钟周期)。如果是没有带vivado IP核的工程,就可以点击run生成网表文件了。

如果是有带vivado ip核的,那么还要添加ip核到工程中。(默认是在vivado以及有一个能够运行的工程了,或者也可以建立一个空的工程,要先创建ip核,导出ip核信息,synplify综合才能过。)
如何使用Synplify综合vivado带IP核的工程
如果问题最下面的问题1,那么需要先reset output products, 在generate生成一次ip核内容。要有.xci文件、stub文件,dcp文件。

如何使用Synplify综合vivado带IP核的工程
xci文件是后面vivado综合网表的时候使用;stub文件用于配合synplify第三方综合工具推断ip,下面是xilinx对于stub文件的解释。dcp文件

如何使用Synplify综合vivado带IP核的工程
dcp文件是xilinx加密的hdl ip核代码,dcp参考
如何使用Synplify综合vivado带IP核的工程

方法1(无效)

Vivado与Synplify联合设计FPGA
如何使用Synplify综合vivado带IP核的工程
在synplify文件中,import -> add vivado ip -> 添加xci文件, 我试了好久,没有用,synplify综合会出error, 还是无法找到vivado ip核。

方法2

在synplify中,将vivado ip核先设置为黑盒,使用ip核输出的()_stub.v文件来提供相关信息。在文件列表中,把这个()_stub.v文件添加到synplify工程即可。
如何使用Synplify综合vivado带IP核的工程
Run后在我们输出目录下,会有edf网表文件。如何使用Synplify综合vivado带IP核的工程

VIVODO工程

和平时工程不同的是,在新建工程的时候,Project Type选择 post-synthesis project(平时设计都是用RTL Project), 然后把edf网表文件添加到工程中。
如何使用Synplify综合vivado带IP核的工程
添加我们添加ip核信息。这里不是重新创建ip核,而是添加之前synplify使用到的ip核xci文件,他会识别dcp文件添加到工程中一起综合。
最后添加xdc约束文件。工程目录如下图所示。
如何使用Synplify综合vivado带IP核的工程
最后生成bitstream,下载到FPGA中。

遇到的问题

问题1:vivodo编译提示: Please open this sub-design and generate with synth_checkpoint_mode as ‘Singular’ in original project before adding it to current project. (或者找不到IP核的DCP文件)

解决方法:生成IP核的工程,reset ip核,重新生成一次。文章来源地址https://www.toymoban.com/news/detail-511082.html

到了这里,关于如何使用Synplify综合vivado带IP核的工程的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Vivado PLL锁相环 IP核的使用

    本文纯属学习笔记,使用的FPGA是Xilinx的XC7A35TFGG484-1,使用Vivado调用PLL IP核来实现倍频效果,使50Mhz的晶振时钟源倍频到100Mhz、200Mhz和400Mhz。 Clocking Options 1.MMCM与PLL相比,PLL的时钟质量更高,所以对时钟质量要求较高的时候需要选择PLL,但是一般可以不用纠结。 2.修改Input Fre

    2024年02月08日
    浏览(40)
  • vivado DDS IP核的使用及仿真

    参考:https://blog.csdn.net/weixin_45303812/article/details/123704440 新人第一次写文档,有错误的地方请大佬指点。 文档:Xilinx官网搜DDS Configuration 可配置参数 : 1.Configuration Options,有如下三种模式 Phase Generator and SIN/COS LUT (DDS): 相位和sin和cos的数据都是IP核自己产生 Phase Generator only:

    2023年04月15日
    浏览(47)
  • vivado中时钟ip核的调用

    时钟ip核(MMCM PPL),MMCM(混合模式时钟管理)和PPL(锁相环)是FPGA内部的时钟资源。 作用:对时钟网络进行一个系统级的时钟管理和偏斜控制,具有时钟倍频、分频、相位偏移等功能 一、7系列FPGA高层次时钟结构视图     Clock Region :区域时钟。 Clock Backbone :全局时钟线

    2024年01月19日
    浏览(46)
  • 基于vivado DDS ip核的DDS信号发生器(可调频调相)

    基于Vivado DDS ip核的DDS信号发生器: 在Vivado软件中调出DDS ip核进行设置,很多参数可以参考xilinx官方手册,比较重要的是System Clock系统时钟和Phase Widh相位宽度的设置,这是最终得到波形的频率和相位所需要的基础参数,在这里我分别设置为50Mhz和16bit。 在implementation页面设置频

    2024年02月12日
    浏览(38)
  • FPGA中FIFO的应用(三)——Vivado FIFO IP核的调用

    ⭐️作者简介: 小瑞同学 ,一个努力精进的 FPGA 和通信学习者。 🍎个人主页:小瑞同学的博客主页 🌻个人信条:越努力,越幸运! ⏰日期:2023.12.6 🔍来源:自学经历 📖文章内容概述:简单介绍了 FIFO IP核 常用参数的配置,通过仿真分析了异步IP的 读写数据 过程。 连载

    2024年01月18日
    浏览(42)
  • 如何用modelsim仿真包含quartus IP核的工程

    最近在仿真sdram,遇到了一些问题,现在解决了,写出来分享给大家。 问题: 使用quartus和modelsim联合仿真sdram的时候,tb文件中例化了sdram的top文件和sdram的仿真模型,这样会报错,我就想着直接在modelsim中仿真,但是由于模块中有quartus生成的ip核,只在modelsim中仿真也会报错,

    2024年02月03日
    浏览(46)
  • Vivado ip核综合失败,且无任何报错

    如果log信息里有TclStackFree: incorrect freePtr. Call out of sequence?可能是因为计算机的名字不能有中文,改一下就好了。反正我的是,刚装的vivado 2021版,测试软件时找了好几天解决办法https://forums.xilinx.com/t5/Synthesis/TclStackFree-incorrect-freePtr-Call-out-of-sequence-in-2016-4/m-p/742698

    2024年02月13日
    浏览(45)
  • VIVADO中FFT核的使用(FPGA计算FFT和IFFT)

             关于这方面的内容,有些文章已经写的很好很详细了。不过我在使用的过程中,还是踩了一些坑,我在这里详细的介绍了IP核每一个设置的作用,然后写了个fft计算和ifft计算的环路的测试程序。应该可以帮大家学会使用fft的同时,也对它有个较为全面的理解。

    2024年01月18日
    浏览(39)
  • VIVADO报错:[opt31-67]之MIG ip核综合失败

    博客1:添加IP核的方法错误 博客2: 模块例化时有输入端口未连接 平时我们我们正常生成ip核的操是如下的,这下的结果就会导致最终报错。报错结果如下 [Opt 31-67] Problem: A LUT5 cell in the design is missing a connection on input pin I0,… The LUT cell nameis:u_mig_7series_0/u_mig_7series_0_mig/u_memc_ui_

    2024年02月13日
    浏览(49)
  • 如何使用Vivado DDS ip核产生正余弦波

    实验要求:使用50M的系统时钟分别产生一路12位的10KHZ的正弦波和余弦波 第一步:打开DDS ip核 Configuration Options: 选择有Sin和Cos模式 System Clk:选择50MHz Mode Of Operation:这里可以有两种选择Standard模式和Rasterized模式 在Standard模式下:填写Phase width(相位位宽): 默认16位不变,填写

    2024年04月11日
    浏览(37)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包