【小技巧】FPGA工程综合后出现WNS或者TNS小于零的问题处理

9月前作者：fpga和matlab 分类：Toy博客阅读(42) 违法举报

这篇具有很好参考价值的文章主要介绍了【小技巧】FPGA工程综合后出现WNS或者TNS小于零的问题处理。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

通常情况下，如果出现程序设计不合理，时序优化不到位等问题，vivado在布局布线之后，会出现WNS，TNS小于零的情况，如下图所示：

【小技巧】FPGA工程综合后出现WNS或者TNS小于零的问题处理

当WNS和TNS较小时，对于一些低速的FPGA工程，可以忽略，不影响系统的工作性能，而当WNS或者TNS负数较大时，那么必须对其进行时序约束，否则会导致系统工作稳定性变差。

具体操作如下：

【小技巧】FPGA工程综合后出现WNS或者TNS小于零的问题处理

选择【小技巧】FPGA工程综合后出现WNS或者TNS小于零的问题处理

从中找到红色小于0的路径，然后鼠标右击，在弹出菜单中设置set_false_path，然后将产生的约束语句复制到约束文件中：

【小技巧】FPGA工程综合后出现WNS或者TNS小于零的问题处理

FALSE PATH就是我们在进行
时序分析时，不希望工具进行分析的那些路径。一般不需要工具时序分析的路径指的是异步的路径，异步路径就是指的不同时钟域的路径。

通过这种方式，可以将时序出现问题的路径进行约束。从而得到大于0的WNS和TNS。文章来源地址https://www.toymoban.com/news/detail-512575.html

到了这里，关于【小技巧】FPGA工程综合后出现WNS或者TNS小于零的问题处理的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

Unity RenderTexture出现黑色或者显示异常

在DX11环境下的出PC包，发现RenderTexture显示到屏幕的角色模型是黑色，在OpenGL环境是正常，查看RenderTexture里的纹理资源也是正常。RenderTexture的ColorFormat使用的是默认的R8G8A8_SRGB,这个在OpenGL上是没有问题，对于DX则会有问题，修改成B5G6R5_UNORM_PACK16(显色可能会丢失，在某

2024年02月12日
浏览(55)
网络工程综合试题（二）

1. SR 技术有哪些缺点？ SR（Segment Routing）技术是一种新兴的网络编程技术，它具有很多优点，但也存在一些缺点，包括：部署复杂性：SR技术需要对网络进行改造和升级，包括更新网络设备的固件、配置新的路由协议和协议扩展等。这个过程可能需要

2024年02月08日
浏览(33)
Eclipse - 查看工程或者文件的磁盘路径

[1] Yongqiang Cheng, https://yongqiang.blog.csdn.net/

2024年02月19日
浏览(40)
FPGA设计入门：Vivado综合简介

FPGA设计入门：Vivado综合简介 FPGA是一种基于可编程逻辑器件的数字电路设计技术，可以通过编程实现各种电路功能。Vivado是Xilinx公司推出的一款开发工具，可以用来对FPGA进行综合、布局、布线、生成比特流等操作。本篇文章将从Vivado综合的基本流程入手，详细介绍如何使用

2024年02月09日
浏览(43)
“代理服务器出现问题，或者地址有误”解决方案

网上查了很多方法，终于解决了，在此分享一下（前两个方法为通用方法，都不行的话，可以试试第三种方法）方法一：（windows11版）打开设置——网络和Internet——找到代理进入后可能是手动设置代理开启了，关闭即可方法二：（通用版）打开控制面板——找到网络

2024年02月03日
浏览(58)
快速解决浏览器访问http或者不安全https 地址栏出现不安全或者Not secure

在2018 年开始 google 浏览器开始对 http 所有的网址都做出了不安全的提示，如这样的话让很多 http的网址显得很“不安全” 在对外展示的时候，不禁给客户留下不好的印象解决此问题的正规方案当然是改成浏览器推荐的 https ，有正规的域名，但是本方案不是本文重点，

2024年02月11日
浏览(51)
Vitis高层次综合学习——FPGA

什么是高层次综合？就是使用高级语言（如C/C++）来编写FPGA算法程序。在高层次综合上并不需要制定微架构决策，如创建状态机、数据路径、寄存器流水线等。这些细节可以留给 HLS 工具，通过提供输入约束（如时钟速度、性能编译指示、目标器件等）即可生成经过最优化的

2024年02月12日
浏览(39)
网络工程实训综合测验（eNSP）

一、主题：在eNSP中设计一个局域网。二、物理环境要求： 1、按不同网络功能区划分，包括以下内容： a. 教学楼区（共5栋，每栋有100个信息点）； b. 图书馆（独栋共5层，每层楼有200个信息点）； c. 学生宿舍区（共5栋、每栋有400个信息点）; d. 信息中心（分为核心交换

2024年02月08日
浏览(34)
【FPGA】EDA技术综合设计交通灯设计

1、设计原理（1）对项目进行模块划分、对各模块的功能及其端口进行说明。 ①分频器部分降低实验板固有频率，分出频率用来计数和数码管动态扫描。 ②状态机部分 0，1，2，3四个基础状态以及进一步完善后的检修和行人通行状态。 ③LED灯与数码管显示部分 LED灯模拟东西

2024年02月12日
浏览(44)
计算机三级网络技术综合题、应用题常见题型答题技巧

二、综合题问题1 问题2 问题3 三、应用题 1.计算并填写下表将IP地址和子网掩码全部转换成二进制： 111.181.21.9：01101111.10110101.00010101.00001001 255.192.0.0 ：11111111.11000000.00000000.00000000 由子网掩码可得，前10位是网络位，后22位是主机位。【1】地址类别：【2023年3月场考题

2024年02月07日
浏览(49)