FPGA 学习笔记：Vivado 工程更改FPGA 型号

9月前作者：张世争分类：Toy博客阅读(43) 违法举报

这篇具有很好参考价值的文章主要介绍了FPGA 学习笔记：Vivado 工程更改FPGA 型号。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

前言

FPGA 不同系列，型号有些区别，并且不同型号FPGA 工程生成的 bit 文件，无法下载
当前最好的方式是每个型号都重新创建一个工程，不过这样多少有点繁琐，Vivado可以更改FPGA型号

更改方法

设置里面，可以查看当前的FPGA型号
也可以通过【Window】 -> 【Project Summary】，查看当前工程的FPGA 型号

FPGA 学习笔记：Vivado 工程更改FPGA 型号

点击当前项目的【FPGA 型号】

FPGA 学习笔记：Vivado 工程更改FPGA 型号

选择新的FPGA型号

FPGA 学习笔记：Vivado 工程更改FPGA 型号

跟新建工程时选择 FPGA 一致

FPGA 学习笔记：Vivado 工程更改FPGA 型号文章来源地址https://www.toymoban.com/news/detail-512930.html

型号更改成新的了

到了这里，关于FPGA 学习笔记：Vivado 工程更改FPGA 型号的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

FPGA 学习笔记：Vivado 2018.2 MicroBlaze 启动 SDK

Vivado 2018.2，配置好 MicroBlaze Uartlite等Block Design后，生成了 bin、bin文件，此时烧写到FPGA板子上，发现没有任何动静，所以需要 SDK的支持这里使用的Vivado 2018.2，最新的 Vivado版本，如 Vivado 2020.2，启动的SDK 是：Vitis，启动方式稍微有点不同，后面补充 Vivado 2020.2版本的操作方法

2024年02月12日
浏览(51)
FPGA 学习笔记：Vivado simulation 仿真波形二进制显示

最近在学习FPGA，发现除了烧写到FPGA上验证功能，最有效的方式就是软件仿真软件仿真：simulation，就像是模拟器一样，写好测试用例，然后看是否可以输出想要的结果，用于验证FPGA逻辑的准确性当前仿真成功后，还是需要真机实测验证当前安装了好几个版本的Vivado ，当然

2024年02月12日
浏览(56)
FPGA 学习笔记：Vivado 生成的 Bitstream bit 文件超大的解决方法

最近学习FPGA，使用Vivado，照着开发板例程，写了个流水灯的Verilog程序，配置好引脚约束后，下载到开发板，发现下载的速度有点慢，我一查看生成的 bit文件，发现竟然接近11MB。开始以为是 Vivado 版本出了问题，我先后更换为 Vivado 2018.2 Vivado 2019.2 Vivado 2022.2，生成的 bit 文件

2024年02月13日
浏览(59)
FPGA入门学习笔记（十）Vivado设计状态机实现UART多字节数据发送

使用串口发送5个字节数据到电脑 1、ADC采样的结果为12位，如何使用串口发送 2、16位数据，如何通过串口发送 3、多个字节的数据，如何通过串口发送 UART规定，发送的数据位只能有6、7、8位，若直接修改发送位数，接收模块将不适配。两种情况： 1、没有开始发送（上一次的

2024年02月12日
浏览(49)
Gowin FPGA学习记录——前言

好久没有写博客了，想想是不是又该写点啥东西了么，准备写点国产FPGA的使用经历吧得益于目前国内的政策对国产化芯片扶持，越来越要求核心器件能够自主可控，因此作为核心芯片FPGA，国产FPGA的势头也发展很快。现在FPGA的这

2024年02月16日
浏览(43)
【FPGA】解决vivado工程版本兼容问题

个人笔记。 vivado不同版本之间有可能并不兼容，需要更改一些配置即可。我现在用的是vivado2017.4版本，现在想打开vivado2018.3版本的工程，但会出现警告，主要是版本不兼容导致。可以按以下步骤来解决。 1、用一个文本编辑器打开我们的工程项目.xpr，修改version和minor 看到

2024年02月03日
浏览(38)
FPGA学习实践之旅——前言及目录

很早就有在博客中记录技术细节，分享一些自己体会的想法，拖着拖着也就到了现在。毕业至今已经半年有余，随着项目越来越深入，感觉可以慢慢进行总结工作了。趁着2024伊始，就先开个头吧，这篇博客暂时作为汇总篇，记录在这几个月以及之后从FPGA初学者到也算有一定

2024年02月03日
浏览(58)
FPGA工程师必备技能_Vivado如何清理工程并保证不缺失必要文件

实际使用vivado的过程中，由于vivado会自动产生一系列文件，有些是不必要时刻保存的中间文件，有些是加快效率的文件（比如编译IP核后产生的文件）。但是在上传svn或者自己做备份的时候希望备份占用尽量少的空间。然而由于vivado不会自动清理，所以这时候就需要我们做手

2024年02月04日
浏览(50)
Vivado HLS 第1讲软件工程师该怎么了解FPGA架构

Vivado HLS是将基于C/C++描述的算法转化成相应的RTL代码，最终在FPGA上实现。这就要求软件工程师对FPGA的内部架构有一些基本的认识，目的在于保证生成的RTL代码在性能和资源上能够达到很好的平衡。实际上，C语言与FPGA是有一些对应关系的。比如： C语言中的数

2024年02月09日
浏览(43)
Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）

目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述 vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线（添加约束文件）、生成比特流文件、烧录等步骤，下文将按照这些步骤讲

2024年02月09日
浏览(37)