HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

这篇具有很好参考价值的文章主要介绍了HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

Karnaugh Map to Circuit

3-variable

实现如下卡诺图,用sop和pos两种方式

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

化简:

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

module top_module(
    input a,
    input b,
    input c,
    output out  ); 
    // sop和pos相同
    assign out = a | b | c;
endmodule

4-variable

实现如下卡诺图,用sop和pos两种方式

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

化简:

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 
    assign out = (~b & ~c) | (~a & ~d) | (b & c & d) | (a & c & d);
    // pos不常用,而且不好用
    // assign out = (~a | ~b | c) & (~b | c | ~d) & (~a | ~c | d) & (a | b | ~c | ~d);
endmodule

4-variable

实现如下卡诺图

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

化简:

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 
    assign out = a | (~b & c);
endmodule

4-variable

实现如下卡诺图

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

此卡诺图不管是sop还是pos都没法化简,但不难看出,输入有奇数个1时,输出为1,所以是异或

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 
	assign out = a ^ b ^ c ^ d;
endmodule

minimum SOP and POS

一个4输入电路,其输入为a,b,c,d,当输入为2、7、15时,输出1,当输入为0、1、4、5、6、9、10、13、14时,输出0,其他情况不考虑,当a,b,c,d为0001时,输入为1。

根据题意,画出卡诺图如下:

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

化简:

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

module top_module (
    input a,
    input b,
    input c,
    input d,
    output out_sop,
    output out_pos
); 
    assign out_sop = (c & d) | (c & ~a & ~b);
    // pos偷懒
    assign out_pos = out_sop;
endmodule

Karnaugh map

实现如下卡诺图

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

化简:

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

module top_module (
    input [4:1] x, 
    output f );
    assign f = (x[2] & x[4]) | (x[3] & x[4]) | (~x[1] & x[3]);
endmodule

Karnaugh map

实现如下卡诺图

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

化简:

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit

module top_module (
    input [4:1] x,
    output f); 
    assign f = (~x[2] & ~x[3] & ~x[4]) | (x[2] & x[3] & x[4]) | (~x[1] & x[3]) | (x[1] & ~x[2] & x[3] & ~x[4]);
endmodule

K-map implemented with a multiplexer

实现如下电路中的top_module

HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit文章来源地址https://www.toymoban.com/news/detail-513536.html

module top_module (
    input c,
    input d,
    output [3:0] mux_in
); 
    assign mux_in[0] = c | d;
    assign mux_in[1] = 1'b0;
    assign mux_in[2] = ~d;
    assign mux_in[3] = c & d;
endmodule

到了这里,关于HDLBits刷题笔记7:Circuits.Combinational Logic.Karnaugh Map to Circuit的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 「HDLBits题解」Karnaugh Map to Circuit

    本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益 相关资料:卡诺图化简法-CSDN博客 题目链接:Kmap1 - HDLBits  题目链接:Kmap2 - HDLBits 题目链接:Kmap3 - HDLBits 题目链接:Kmap4 - HDLBits 题目链接:Exams/ece241

    2024年01月19日
    浏览(36)
  • HDLbits 刷题 -- Alwaysblock2

    学习: For hardware synthesis, there are two types of always blocks that are relevant: Combinational: always @(*) Clocked: always @(posedge clk) Clocked always blocks create a blob of combinational logic just like combinational always blocks, but also creates a set of flip-flops (or \\\"registers\\\") at the output of the blob of combinational logic. Instea

    2024年04月09日
    浏览(41)
  • Verilog刷题[hdlbits] :Module add

    You are given a module add16 that performs a 16-bit addition. Instantiate two of them to create a 32-bit adder. One add16 module computes the lower 16 bits of the addition result, while the second add16 module computes the upper 16 bits of the result, after receiving the carry-out from the first adder. Your 32-bit adder does not need to handle carry-in (assu

    2024年02月06日
    浏览(45)
  • 【HDLBits 刷题 1】Verilog Language(1)Basics 部分

    目录   写在前面 Basics Simple wire  Four wires  Inverter  AND gate  NOR gate  Declaring wires  7485 chip HDLBits 作为 Verilog 的刷题网站,非常适合初学者拿来练习,不仅可以学到基础的语法,还可以让自己写出的代码更直观,直接映射到电路中,因此在这段时间每周会抽出一点时间来把这个

    2024年02月10日
    浏览(38)
  • 【HDLBits 刷题 2】Verilog Language(2)Vectors 部分

    目录 写在前面 Vectors Vector0 Vector1 Vector2 Vectorgates Gates4 Vector3 Vectorr  Vector4 Vector5 来到了 Verilog 语法的矢量部分,这部分仍然比较简单,所以只给出题目、代码和仿真结果,其他不多赘述。 构建一个具有一个3位输入的电路,然后输出相同的矢量,并将其拆分为三个单独的1位输

    2024年02月07日
    浏览(37)
  • HDLBits刷题Day14,3.2.2.5 Counter 1-12 - 3.2.2.6 Counter 1000

    3.2.2.5 Counter 1-12 本题参考HDLBits:在线学习 Verilog (二十一 · Problem 100 - 104) - 知乎 问题描述 设计一个具有以下输入和输出的 1-12 计数器: 复位同步高电平有效复位,强制计数器为 1 启用设置为高以使计数器运行 clk上升沿触发时钟输入 Q[3:0]计数器的输出 c_enable, c_load, c_d[3

    2024年03月17日
    浏览(39)
  • 论文笔记_InP_photonic_circuits_using_generic_integration

    时间:2015年5月 基于InP四元化合物(比如InGaAsP和InGaAlAs)的光子集成芯片可以制成性能很高的光子基本元件 passive components:optical splitters, filters, multiplexers, combiners active components such as optical amplifiers, lasers, modulators, detectors. 集成电路技术提高了电路的性能: 减少了电路组装过

    2024年02月04日
    浏览(32)
  • HDLBits学习笔记——移位寄存器

    为了方便做笔记,从移位寄存器(Shift Registers)这章开始按章节做记录。 1.   4-bit Shift Registers 题目: Build a 4-bit shift register (right shift), with asynchronous reset, synchronous load, and enable. areset: Resets shift register to zero. load: Loads shift register with data[3:0] instead of shifting. ena: Shift right (q[3

    2023年04月08日
    浏览(57)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包