xilinx器件系统时钟接在GTX时钟问题解决

9月前作者：TT_Tracy_Tang 分类：Toy博客阅读(53) 违法举报

这篇具有很好参考价值的文章主要介绍了xilinx器件系统时钟接在GTX时钟问题解决。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

背景：xilinx A7器件，第一次遇到由GTX时钟做系统时钟，尝试输入MMCM产生其他时钟，遇到问题，记录下解决过程。

TRY1: 输入是差分时钟，直接接到MMCM，选择differential clock

xilinx器件系统时钟接在GTX时钟问题解决

编译报错vivado12-1411:

xilinx器件系统时钟接在GTX时钟问题解决

这是因为管脚接在GTX serdes时钟上，而MMCM差分时钟使用的输入BUFF是IBUFDS到全局时钟上。重新选用IBUFDS_GTE2，详情见尝试步骤try2。

TRY2:

xilinx器件系统时钟接在GTX时钟问题解决

时钟输入经过IBUFDS_GTE2输入BUFF后，接到MMCM

报错PDCN-2721

xilinx器件系统时钟接在GTX时钟问题解决

提示IBUFDS_GTE2不能直接驱动mmcm，可以通过使用约束CLOCK_DEDICATED+ROUTE来强行挂上去，屏蔽掉这个错误。应该是IBUFDS_GTE2引入的时钟在高速quard的QPLL或者CPLL时钟区域使用。既然在不同时钟区域，尝试一下把经过IBUFDS_GTE2的时钟挂到全局时钟上试一下。

TRY3:

通过BUFG把时钟挂到全局时钟上：

xilinx器件系统时钟接在GTX时钟问题解决

顺利解决。文章来源地址https://www.toymoban.com/news/detail-514925.html

到了这里，关于xilinx器件系统时钟接在GTX时钟问题解决的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

xilinx 器件等级-XC和XQ的区别

xilinx器件有一套属于自己的命名规则，其中最后一个字符表征xilinx的器件等级，如下图所示：该图参考以下链接。 XILINX命名规则额外补充一下：大家都清楚C代表的是商用级、I代表的是工业级、M代表的军用级以及V的宇航级物价（基本很少用到），其中I代表的是工业级，使

2024年02月16日
浏览(42)
yolo系列算法训练时loss出现nan值，解决办法（GTX16xx系列显卡的问题）

1.首先这个问题时由于GTX16xx系列显卡导致的，只要是使用GTX16xx系列显卡跑yolo系列算法的时候基本上都会遇到这个问题，真是搞得我头大，当我第一次遇到这个问题的时候，我只是简单地认为是学习率过大导致梯度爆炸，但是后来我上网查资料才发现问题出现在我的显卡上

2023年04月26日
浏览(47)
用74ls90及少量器件制作电子时钟

2022-12-22 前言：用74ls90及少量器件制作电子时钟是一个电子技术基础的作业，设计的过程中顺便也就写了这篇文章，分享一下在设计中的一些思路。内容要求：电子时钟，1.实现时分秒，2.可进行电子时钟清零，3.具有设置时、分、秒功能。设计一个元件时，首先最重要的是了

2024年02月08日
浏览(98)
Xilinx 7系列FPGA的时钟管理

在7系列FPGA中，时钟管理单元（CMT）包含了混合模式时钟管理器（MMCM）和锁相环（PLL）。PLL是包含了MMCM功能的一个子集。CMT骨干网可用于链接CMT的时钟功能。CMT图（图3-1）展示了各种时钟输入源与MMCM/PLL之间连接的高级视图，时钟输入连接允许多个资源为MMCM/PLL提供参考时钟

2024年04月26日
浏览(39)
Xilinx 7系列FPGA局部时钟资源

局部时钟网络是玩去哪独立于全局时钟网络的。与全局时钟不同，局部时钟信号（BUFR）的覆盖范围仅限于一个时钟区域。一个I/O时钟信号驱动单个时钟区域。这些网络对于源同步接口设计特别有用。在7系列器件中，I/O bank与局部时钟域的大小相同。在7系列器件中，局部时钟

2024年04月29日
浏览(52)
xilinx 7系列FPGA时钟布线资源

7系列FPGA拥有多种时钟路由资源，以支持各种时钟方案和需求，包括高扇出、短传播延迟以及极低的偏斜。为了最佳地利用时钟路由资源，需要了解如何将用户时钟从PCB传递到FPGA，确定哪种时钟路由资源最优，然后通过利用适当的I/O和时钟缓冲器来访问这些时钟路由资源。

2024年04月22日
浏览(57)
xilinx zynq7000系列 sdio时钟超频详解

zynq7000的时钟系统很简单，首先是PS_CLK输入时钟，这是外部33.33333Mhz晶振时钟，直接输入到三路PLL(锁相环)，分别是 ARM PLL、I/O PLL、DDR PLL；ARM PLL给 CPU核心、SCU(用来管理多核通信)、OCM、AXI总线提供时钟；I/O PLL给各类外设包括SDIO、USB、Ethernet等提供时钟；DDR PLL仅用来给DDR2/3提供

2023年04月08日
浏览(41)
FPGA时钟资源与设计方法——Xilinx(Vivado)

1.时钟资源包括：时钟布线、时钟缓冲器（BUFGBUFRBUFIO）、时钟管理器(MMCM/PLL)。 2.时钟类型有三种：全局时钟，可以驱动整个内核上的同步逻辑；局部时钟，可以驱动特定和相邻区域的逻辑；IO时钟，可以驱动某个IO的特定逻辑。 3.混合模式时钟管理器（MMCM）和数字时钟管理

2024年02月22日
浏览(53)
vivado Xilinx V7差分转单端时钟

baba因为Xilinx内部只有一个差分时钟，我们需要转为单端来使用，下面是差分转单端的教程。鄙人的一点总结，有错误请指出！其内部时钟可以看到是一个差分时钟，需要转为单端时钟。IBUFGS即专用差分输入时钟缓冲器（Dedicated Differential Signaling Input Buffer with Selectable I/O I

2024年02月16日
浏览(79)
Xilinx推荐使用ODDR原语输出高质量时钟

按照Xilinx的推荐，在输出时钟时最好还是把ODDR加上。这个测试用例没有体现出ODDR的优势，也许在资源使用较多、时钟频率更高时才能体现。另外，这里只是输出了时钟，没有输出使用该时钟的数据。很多人说时钟直接从BUFG输出到管脚会报错，必须加约束或者ODDR，目前我在

2023年04月27日
浏览(85)