1. Toy模板网首页
  2. > Toy博客

FPGA 学习笔记：Vivado 2018.2 MicroBlaze 启动 SDK

9月前 作者：张世争 分类：Toy博客 阅读(51) 违法举报

这篇具有很好参考价值的文章主要介绍了FPGA 学习笔记：Vivado 2018.2 MicroBlaze 启动 SDK。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

前言

  • Vivado 2018.2，配置好 MicroBlaze Uartlite等Block Design后，生成了 bin、bin文件，此时烧写到FPGA板子上，发现没有任何动静，所以需要 SDK的支持

导出 Hardware

  • 这里使用的Vivado 2018.2，最新的 Vivado版本，如 Vivado 2020.2，启动的SDK 是 ：Vitis，启动方式稍微有点不同，后面补充 Vivado 2020.2版本的操作方法

  • 【File】-> 【Export】 -> 【Export Hardware…】，导出FPGA 的硬件设计文件

vivado打开sdk,FPGA开发技术,fpga开发,学习

  • 这里勾选【Include bitstream】文件，方便 Xilinx SDK 中下载FPGA程序

vivado打开sdk,FPGA开发技术,fpga开发,学习文章来源地址https://www.toymoban.com/news/detail-517988.html

  • 如果不更改目录，默认导出到了 .sdk 目录，所以导出目录不更改的话，每次导出，都会覆盖之前的导出文件，这里可以更改之前导出的 .sdk 目录，保存设计备份

到了这里，关于FPGA 学习笔记：Vivado 2018.2 MicroBlaze 启动 SDK的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处： 如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：
领支付宝红包 赞助服务器费用

相关文章

  • FPGA 学习笔记：Vivado 工程管理技巧

    FPGA 学习笔记：Vivado 工程管理技巧

    当前使用 Xilinx 的 FPGA，所以需要熟悉 Xilinx FPGA 的 开发利器 Vivado 的工程管理方法 这里初步列举一些实际 Xilinx FPGA 开发基于 Vivado 的项目使用到的工程的管理技巧 做过嵌入式软件或者其他软件开发的工程技术人员，都会想到使用代码管理工具，如 SVN 、Git 等对代码进行管理

    2024年02月09日
    浏览(38)
  • FPGA入门学习笔记（十三）Vivado实现按键消抖

    FPGA入门学习笔记（十三）Vivado实现按键消抖

    四种状态 按键未按下：静止状态呈高电平； 按下过程中：抖动状态呈高低电平； 按键已按下：静止状态呈低电平； 释放过程中：抖动状态呈高低电平。 按键消抖思路 ：区别于单片机使用20ms延时判断电平正负，FPGA中采用电平保持计时，若时间长度超过20ms则认为发生了一次

    2024年02月04日
    浏览(71)
  • FPGA vivado IP核学习笔记——单端口RAM

    FPGA vivado IP核学习笔记——单端口RAM

    1. 新建IP 在IP Catalog中找到Block Memory Generator 2. 基本配置 ①在 Component Name 位置可以修改IP名字 ② Interface Type 选择接口类型，有Native（常规）和AXI4两种，AXI4常用于软核控制FPGA或ZYNQ中PS端控制FPGA时使用 ③ Generate address interface with 31 bits ，将地址深度固定在32bit ④ Memory Type : 有一

    2024年04月29日
    浏览(40)
  • FPGA 学习笔记：Vivado simulation 仿真波形二进制显示

    FPGA 学习笔记：Vivado simulation 仿真波形二进制显示

    最近在学习FPGA，发现除了烧写到FPGA上验证功能，最有效的方式就是软件仿真 软件仿真：simulation，就像是模拟器一样，写好测试用例，然后看是否可以输出想要的结果，用于验证FPGA逻辑的准确性 当前仿真成功后，还是需要真机实测验证 当前安装了好几个版本的Vivado ，当然

    2024年02月12日
    浏览(57)
  • FPGA 学习笔记：Vivado 生成的 Bitstream bit 文件 超大的解决方法

    FPGA 学习笔记：Vivado 生成的 Bitstream bit 文件 超大的解决方法

    最近学习FPGA，使用Vivado，照着开发板例程，写了个流水灯的Verilog程序，配置好引脚约束后，下载到开发板，发现下载的速度有点慢，我一查看 生成的 bit文件，发现竟然接近11MB。 开始以为是 Vivado 版本出了问题，我先后更换为 Vivado 2018.2 Vivado 2019.2 Vivado 2022.2，生成的 bit 文件

    2024年02月13日
    浏览(59)
  • FPGA入门学习笔记（十）Vivado设计状态机实现UART多字节数据发送

    FPGA入门学习笔记（十）Vivado设计状态机实现UART多字节数据发送

    使用串口发送5个字节数据到电脑 1、ADC采样的结果为12位，如何使用串口发送 2、16位数据，如何通过串口发送 3、多个字节的数据，如何通过串口发送 UART规定，发送的数据位只能有6、7、8位，若直接修改发送位数，接收模块将不适配。 两种情况： 1、没有开始发送（上一次的

    2024年02月12日
    浏览(50)
  • 【Vivado那些事儿】MicroBlaze最小系统搭建及程序固化

    【Vivado那些事儿】MicroBlaze最小系统搭建及程序固化

    MicroBlaze是AMD-Xilinx提供的一个可以在FPGA中运行的嵌入式软核IP，其本质是一个32位RISC处理器软核，可以在150MHz时钟下，提供125 D-MIPS性能，具有运行速度快、占用资源少、可配置性强等优点。 今天主要是搭建一个通用MicroBlaze最小系统+一个外设，最后固化程序到FPGA。 整体难度

    2024年02月01日
    浏览(58)
  • Xilinx Vivado bit文件和Microblaze elf文件合并的两种方法

    Xilinx Vivado bit文件和Microblaze elf文件合并的两种方法

            Xilinx使用Microblaze软核进行功能开发时，需要将Vivado生成的硬件bit文件和Vitis生成的软件elf文件进行合并，生成软硬结合的bit文件，然后可以选择将该bit文件烧进FPGA、或者将该bit文件转换成mcs文件/bin文件然后烧录至Flash中。         目前使用到了两种合并Vivado bit文件

    2024年02月11日
    浏览(58)

  • Vivado2018.03 修改编程界面字体

    首先来说，作为一只fpga小菜狗，水平不高但是总想用一个舒服的文本编辑器，无奈Vivado作为fpga开发的扛把子之一，很难像python、C一样有visual studio 这样的编辑器。一直觉得vivado的界面设计的不够好看，可能俺是土狗。 可以在vivado设置文本编辑器为notepad++，这个教程很多，此

    2024年02月08日
    浏览(47)
  • ZYNQ之FPGA学习----Vivado功能仿真

    ZYNQ之FPGA学习----Vivado功能仿真

    阅读本文需先学习: FPGA学习----Vivado软件使用 典型的FPGA设计流程，如图所示： 图片来自《领航者ZYNQ之FPGA开发指南》 Vivado 设计套件内部 集成了仿真器 Vivado Simulator ，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在 Vivado IDE 集成的波形查看器中显示。

    2023年04月18日
    浏览(51)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包，优惠每天领

二维码1

领取红包

二维码2

领红包