design rules check: S rules

这篇具有很好参考价值的文章主要介绍了design rules check: S rules。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

Scannability Rules (S Rules)

根据library cells和pre-existing scan segments进行scan substitution和stitching。

对于library cells来说,一个简单的cell可能只包括单个memory element,存在non-scan版本和等价的扫描版本。在这种情况下,必须在memory element上执行S-rule checking。更复杂一些的library cell可能包括一些memory elements,在non-scan模型被scan模型替代后,不能变为scan path的一部分,S-rules只在变成scan path的部分运行。对于复杂的scan模型,包括多个scan input和scan output pins,在这种情况下,工具识别控制这些嵌入式scan segments的时钟,并在S-rules分析期间只target这些时钟。最后,在任意Verilog modules上指定pre-stitched scan segments,在这种情况下,S-rules根据时钟和set/reset pins再次执行。在stitching完成之后,变成scan path的一部分的特定memory elements被称作scan path memory elements。

设计中的时序元素,工具主要执行两个checks。第一个check,S1,确保当所有定义的时钟——包括sets和resets——处于off-states,sequential elements保持稳定和inactive(不会改变)。第二个check,S,确保每个定义的时钟,在其他时钟为off时,sequential elements能够ca文章来源地址https://www.toymoban.com/news/detail-522161.html

到了这里,关于design rules check: S rules的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • MISRA 2012学习笔记(4)-Rules 8.8-8.9

    8.8 声明和定义(Declarations and definitions) Rule 8.1 类型须明确声明 等级:必要 分析:可判定,单一编译单元 适用:C90,C99 原理:C90标准允许在某些情况下省略类型,在这种情况下隐式指定int类型。可以使用隐式int类型的情况示例如下: •对象声明; •参数声明; •成员声明; •typ

    2024年02月11日
    浏览(38)
  • 数据挖掘——关联规则(Association Rule)Apriori算法和python代码实现

    关联规则(Association Rules)是反映一个事物与其他事物之间的相互依存性和关联性,是数据挖掘的一个重要技术,用于从大量数据中挖掘出有价值的数据项之间的相关关系。 用一些例子来说明一下: 当我们在超市进行购物时,超市中有琳琅满目的商品,在每一次购物结束之后,

    2024年02月04日
    浏览(55)
  • 【Apollo学习笔记】——规划模块TASK之RULE_BASED_STOP_DECIDER

    1.【Apollo学习笔记】——规划模块TASK之LANE_CHANGE_DECIDER 2.【Apollo学习笔记】——规划模块TASK之PATH_REUSE_DECIDER 3.【Apollo学习笔记】——规划模块TASK之PATH_BORROW_DECIDER 4.【Apollo学习笔记】——规划模块TASK之PATH_BOUNDS_DECIDER 5.【Apollo学习笔记】——规划模块TASK之PIECEWISE_JERK_PATH_OPTIMI

    2024年02月10日
    浏览(43)
  • 《The Element of Style》阅读笔记 —— 章节 I Elementary Rules of Usage

    前言 :本科期间担任科研助理时,有幸从导师那里借来这本书通读,只记得自己当时在本子上做了一些笔记,但是想不起来具体记了什么😂前段时间再次从学院的讲座活动中听闻这本书,决定重温一遍,本篇为此书第一章的阅读笔记。 本书电子版链接:http://www.jlakes.org/ch

    2024年02月05日
    浏览(48)
  • 小白Cadence学习笔记<2> (Allegro & Design entry CIS & Pad_design)

    上一节分享了学习Cadence的文件夹设置以及简单的元器件绘制,今天继续分享下常见元器件的绘制以及简单原理图的设计。 在分享干货之前关于原理图先说点别的 ,画原理图的本质就是连接器件,每个元器件或多或少都有若干个引脚,所以想要没有大错误就是要保证我们的每

    2024年02月09日
    浏览(49)
  • 小白Cadence学习笔记<3> (Allegro & Design entry CIS & Pad_design)

    上一节分享了在使用 Design entry CIS过程中怎么由一个元器件一步步画出整个原理图。画好原理图之后我们就要开始导出网表了,目的是给我们画PCB的软件Allegro输出网表文件,这个过程可以比喻一下,画好的原理图相当于你做菜时脑海里构思的菜谱,我们现在要把需要的食材(

    2024年02月07日
    浏览(49)
  • 小白Cadence学习笔记<5> (Allegro & Design entry CIS & Pad_design)

    PCB的层次结构 上一篇讲了画一个简单的芯片的QFN24封装的引脚放置问题,这一篇我先分享一下PCB的层次结构,这也是初学者画PCB时比较头疼的抽象问题,我们先从比较简单的双层板开始,我们虽简单的板子就是双层板,想一个三明治一样,先是中间厚厚的材料是环氧树脂,常

    2024年02月05日
    浏览(45)
  • ASIC设计学习笔记——使用Design Compiler进行综合

    综合是ASIC的前端设计中极为重要的步骤,所谓的综合过程,是指将行为级描述的电路、RTL级的电路转换到门级网表的过程。本文介绍使用Synopsys公司的Design Compiler作为工具完成综合的过程。 在ASIC开发中,当使用verilog等硬件描述语言完成对所需要的功能的代码编写和仿真后,

    2024年02月07日
    浏览(40)
  • 【论文笔记】SDCL: Self-Distillation Contrastive Learning for Chinese Spell Checking

    论文地址:https://arxiv.org/pdf/2210.17168.pdf 论文提出了一种token-level的自蒸馏对比学习(self-distillation contrastive learning)方法。 传统方法使用BERT后,会对confusion chars进行聚类,但使用作者提出的方法,会让其变得分布更均匀。 confusion chars: 指的应该是易出错的字。 作者提取特征的方

    2024年02月02日
    浏览(59)
  • 【算法】Check If Word Is Valid After Substitutions 检查替换后的词是否有效

    给你一个字符串 s ,请你判断它是否 有效 。 字符串 s 有效 需要满足:假设开始有一个空字符串 t = “” ,你可以执行 任意次 下述操作将 t 转换为 s : 将字符串 “abc” 插入到 t 中的任意位置。形式上,t 变为 tleft + “abc” + tright,其中 t == tleft + tright 。注意,tleft 和 tri

    2024年02月02日
    浏览(49)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包