【数字后端设计】CPPR详解

这篇具有很好参考价值的文章主要介绍了【数字后端设计】CPPR详解。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

定义:CPPR(CRPR)Clock Path Pessimism Removal(Clock Reconvergence Pessimism Removal),中文名“共同路径悲观去除”。它的作用是去除clock common path上的悲观量

cppr,芯片后端设计原理,arm开发,硬件工程

STA在分析setup timing时,clock launch path会选择路径的max delay,clock capture path则会选择路径的min delay。但对于common path,在计算setup的时候,作为launch path使用的是max delay,作为capture path使用的是min delay,这会导致结果过于悲观,所以需要去除这个计算的悲观量

在这里还要讲一下OCV的概念!后续也会详细介绍相关知识,具体见阅读下一篇文章:https://blog.csdn.net/m0_61003348/article/details/126694087

OCV全称是on chip variation,同一片wafer上,因为片上工艺的误差,导致不同位置的chip性能不一样。同一块chip,不同位置上的同一类cell的性能也会有差异。这些差异直接表现就是timing相关的东西(delay、transition等)。为此我们引入OCV的概念,用来在设计阶段模拟这些片上误差。为此,引入了derate值的概念。

cppr,芯片后端设计原理,arm开发,硬件工程

考虑OCV的前提下,setup check时,工具会给launch clock pathdata path设置一个late(大于1)的derate值,给capture clock path设置一个early(小于1)的derate值,导致launchcapture common pathdelay值有差别

但是同一个RC corner下,不论是计算launch clock path还是capture clock path,一段时间以内common path上的delay一定是相同的,此时需要把这段悲观度去除

innovus命令: set_analysis_mode -cppr {none|both|setup|hold}

CPPRsetup影响分析:

cppr,芯片后端设计原理,arm开发,硬件工程

 

时钟周期为5.49ns,且路径为单周期检查

不考虑OCV影响,此时setup没有时序违例

Setup slack = 1.2+0.86-0.35-1.2-0.8-5.2+5.49 = 0

考虑OCV影响,对launch clock pathdata path1.2derate,对cellsetup time1.1derate,对capture clock path0.9derate

Setup slack = 1.2x0.9+0.86x0.9-0.35x1.1-1.2x1.2-0.8x1.2-5.2x1.2+5.49 = -1.681

考虑OCV基础上同时考虑CPPRCPPR补偿值 = 1.2x1.2-1.2x0.9 = 0.36

Setup slack = 1.2x0.9+0.86x0.9-0.35x1.1-1.2x1.2-0.8x1.2-5.2x1.2+5.49+0.36 = -1.321

 可以看出,对于setup而言,不考虑CPPRsetup时序会过于悲观

CPPR对hold影响分析:

cppr,芯片后端设计原理,arm开发,硬件工程

 不考虑OCV影响,此时hold没有违例

Hold  slack = 0.25+0.6+1.7-0.25-0.75-1.25= 0.3

考虑OCV影响,对launch clock pathdata path0.9derate,对cellhold time1.1derate,对capture clock path1.2derate

Hold slack = 0.25x0.9+0.6x0.9+1.7x0.9-0.25x1.2-0.75x1.2-1.25x1.1 = -0.28

考虑OCV基础上同时考虑CPPR CPPR补偿值 = 0.25x1.2-0.25x0.9 = 0.075

Hold slack = 0.25x0.9+0.6x0.9+1.7x0.9-0.25x1.2-0.75x1.2-1.25x01.1+0.075 = -0.205

 对于hold而言,不考虑CPPRhold时序也会过于悲观

CPPRSI影响分析 

分析setup时,由于capturelaunch clock在不同时钟沿采样,不能保证在同一个timing windowSI对公共路径的影响不一定是相同的,因此SIcommon path造成的delay不能通过CPPR抵消

分析hold时,由于capturelaunch clock在同一个时钟沿采样,同沿时钟对应的timing window一致,SI对公共路径的影响是相同的,因此SIcommon path造成的delay可以通过CPPR补偿来抵消

report_timingreport_crpr的区别

使用report_crprreport_timing报出来的CRP值是不一样的, report_timing 报出来的CRP值会略小于report_crpr report_crpr更准确,它的计算基于-from-to路径report_timing计算需要update timing,重新构建时钟网络,并计算所有的起点终点CRP值,增加大量计算工作。

report_timing使用timing_crpr_threshold_ps来降低计算量。CRP的值小于给定的timing_crpr_threshold_ps时,路径不做CRPR补偿,保留一定的悲观度,因此 report_timing报出来的CRPreport_crpr报出来的CRP值差距不会超过timing_crpr_threshold_ps的值

CPPR对后端设计指导意义

时钟common path应该尽可能长(分叉点尽可能往sink点长),这样CPPR补偿越大,对setuphold都有好处 !文章来源地址https://www.toymoban.com/news/detail-523660.html

到了这里,关于【数字后端设计】CPPR详解的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 英特尔和 ARM 将合作开发移动芯片技术,如何看待双方合作?

    最近市场传出Arm要自产芯片,供智能手机与笔电等使用后,外媒指Arm自产芯片将由英特尔晶圆代工部门打造,变成英特尔晶圆代工客户。将采用英特尔18A工艺,可以对标台积电的2纳米。 最近很多小伙伴找我,说想要一些ARM的资料,然后我根据自己从业十年经验,熬夜搞了几

    2024年01月17日
    浏览(56)
  • 数字IC后端设计如何从零基础快速入门?(内附数字IC后端学习视频)

    数字IC后端工程师主要职责是把数字IC前端工程师写的逻辑功能RTL转变成物理实际连线GDS版图。这个过程的本质是基于一定的时序约束和物理约束将设计的逻辑功能等价转变成物理连接。因为这个GDS最后是要提交给foundary进行芯片加工制作的,光刻机无法识别逻辑功能,它只认

    2024年01月20日
    浏览(47)
  • 芯片制造详解.刻蚀原理.学习笔记(五)

    本篇笔记是看完原视频后的整理和补充,建议各位观看原视频,这里附上地址。 如何雕刻芯片:刻蚀原理|芯片制造详解05 刻蚀技术分为两类: 一类是使用液态化学品的**湿法刻蚀(Wet etch)**让硅片在强酸强碱的泡澡淋浴中定量减肥; 另一类是使用气体等离子体的 干法刻蚀

    2024年02月14日
    浏览(43)
  • 从芯片建模详解UC2843工作原理与参数计算

    UCx843系列是非常经典的峰值电流模式PWM控制器,今天通过行为建模捋一捋其工作原理与频率、最大占空比计算。 1、电源滞回与基准 以UCX843为例,8.4V启动,7.6V欠压,回差0.8V,使用simplis滞回比较器可以直接实现该效果,HYSTWD=8.4-7.6=0.8,参考电压(8.4-7.6)/2=8。 因为比较器输出有

    2024年02月05日
    浏览(71)
  • 【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】

    同步复位 :复位只能发生在在clk信号的上升沿,若clk信号出现问题,则无法进行复位。 Verilog 代码 testbench 代码 编译及仿真 波形如下 : 从波形可以看到,在第100ns后,第一个 clk 时钟沿变化时 q 的信号和 d 的信号保持一样,后面依次如此。 问题小结 在写 testbench 测试的时候

    2024年02月19日
    浏览(62)
  • 芯片验证板卡设计原理图:446-基于VU440T的多核处理器多输入芯片验证板卡

    一、板卡概述         基于XCVU440-FLGA2892的多核处理器多输入芯片验证板卡为实现网络交换芯片的验证,包括四个FMC接口、DDR、GPIO等,北京太速科技芯片验证板卡用于完成甲方的芯片验证任务,多任务功能验证。 Figure 1.1 验证板卡框图 二、技术指标   1)FPGA 外接4 路FMC-HPC;

    2024年02月11日
    浏览(49)
  • 【JavaWeb后端开发-第七章】SpingBoot原理

        在前面的所有章节当中,我们学习的都是web开发的技术使用,都是 面向应用层面 的,我们学会了怎么样去用。而我们今天所要学习的是 web后端开发 的最后一个篇章 springboot原理 篇,主要偏向于 底层原理 。 本章节的安排包括三个部分:     1. 配置优先级 :

    2024年01月20日
    浏览(56)
  • CS5366芯片方案|单芯片type-C转HMID+PD+U3拓展坞方案|CS5366设计电路原理图

    CS5366是一款高性能USB Type-c/DisplayPort TM(DP)到HDMI2.0转换器,设计用于USB Type-c源到HDMI2.0sink。CS5366集成了符合DP1.4标准的接收器和符合hdmi2.0标准的发射器。还包括两个CC控制器用于CC通信,以实现DP Alt Mode和功率传输功能,一个用于上游Type-C端口,另一个用于下游端口。 DP接口包

    2024年02月07日
    浏览(53)
  • 含CPU芯片的PCB可制造性设计问题详解

    CPU是中央处理器,Central Processing Unit 英文的缩写,电脑中一个最重要,最核心的东西,相当一个人的大脑,是用来思考、分析和计算的。目前市面上比较常见的CPU来自两个品牌,一个是intel公司生产的,另一个是AMD公司生产的。 CPU都采用针脚式接口与主板相连,而不同的接口

    2024年02月16日
    浏览(47)
  • 【电赛仪器仪表】基于MATLAB的数字滤波器设计与ARM官方DSP库的结合

    数字滤波器是对数字信号进行滤波处理以得到期望的响应特性的离散时间系统。作为一种电子滤波器,数字滤波器与完全工作在模拟信号域的模拟滤波器不同。数字滤波器工作在数字信号域,它处理的对象是经由采样器 件将模拟信号转换而得到的数字信号。 简单而言,数字

    2024年02月16日
    浏览(50)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包