数字逻辑电路设计例化模块输入输出,何时用reg,何时用wire?

这篇具有很好参考价值的文章主要介绍了数字逻辑电路设计例化模块输入输出,何时用reg,何时用wire?。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

初学者应该总会遇到这个问题,许多资料都介绍的是:

       reg  寄存器类型可以存储数据,wire 是一根线,不能存储保持数据,是如此,但是在例化模块,或者调用通用的fifo模板,算法模板时候,难免经常连线,用寄存器打拍~~~

       下图中,绿色部分是子模块,灰色部分是顶层的模块,这里的reg和wire使用,体现了verilog语法的设计思想:

       工作的子模块,需要立刻感受到外界的输入信号变化,所以需要使用wire 型的数据;如果使用reg型的数据,则外部模块如果给到reg型数据,则必须打拍,显然,子模块的优先级是较低的。

        工作的子模块的输出,则可以使用wire和reg,这里和顶层模块输入到子模块是对应的;

同样的,顶层接收子模块的输出信号,也需要wire,需要立刻感受到子模块的输出信号变化;

         总之,模块内部进去的信号必须是wire,输出给别的模块的wire和reg类型都可以。

数字设计里,什么时候输出用信号是reg型,什么时候是wire型,fpga开发文章来源地址https://www.toymoban.com/news/detail-524674.html

到了这里,关于数字逻辑电路设计例化模块输入输出,何时用reg,何时用wire?的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 组合逻辑电路的设计(二) -- 五路输入呼叫显示电路和两个BCD8421码的加法运算电路

    1. 设计要求(2题任选1题,鼓励2题都做) (1) 设计一个五路输入呼叫显示电路,5个数码开关分别模拟用户的输入信号,用户优先权按用户编号依次递减,即1号的优先权最高,5号最低;1至5号按键输入时,七段数码管对应显示1、2、3、4、5十进制编码数字,无用户呼叫时数码

    2024年02月09日
    浏览(42)
  • 电路与数字逻辑课程设计-电子钟功能

    以下内容为我电路与数字逻辑实验的实验报告内容。 实验部分采用的是logisim实现 本实验因时间问题做的比较仓促,有许多不足之处,还请谅解。 想要完整代码的可以在我的博客资源进行下载 电路与数字逻辑课程设计-电子钟-单片机文档类资源-CSDN文库 一、课程设计目的 设

    2023年04月21日
    浏览(48)
  • Verilog学习笔记(3):Verilog数字逻辑电路设计方法

    例:用Verilog设计模256(8bits)计数器 (a)可综合程序描述方式 (b)常见的错误描述方式 同时Verilog的电路描述方式具有多样性,这也决定了对于电路设计的多样性。 例:用Verilog设计数字多路选择器 (a)采用真值表形式的代码 (b)采用逻辑表达式形式的代码 (c)采用结

    2023年04月08日
    浏览(118)
  • 【FPGA】Verilog:模块化组合逻辑电路设计 | 半加器 | 全加器 | 串行加法器 | 子模块 | 主模块

    前言: 本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载 示例:加法器   ​ 功能特性: 采用 Xilinx Artix-7 XC7A35T芯片  配置方式:USB-JTAG/SPI Flash 高达100MHz 的内部时钟速度  存储器:2Mbit SRAM   N25Q064A SPI Flash(样图旧款为N25Q032A) 通用IO:Switch :

    2024年02月15日
    浏览(51)
  • FPGA加速技术在FPGA加速中的逻辑门复用:实现高效的数字电路设计

    作者:禅与计算机程序设计艺术 随着FPGA技术的飞速发展,越来越多的企业开始采用FPGA作为其核心系统硬件,而现在各个公司都在积极探索FPGA加速技术。为了让FPGA更加适合于各种应用场景,比如信号处理、图像识别等,FPGA厂商们提供了各种硬件IP核,可以帮助客户实现各种

    2024年02月12日
    浏览(37)
  • 【数字电路与系统】【北京航空航天大学】实验:时序逻辑设计——三色灯开关(二)、需求分析和系统设计

    本次实验(一)见博客:【数字电路与系统】【北京航空航天大学】实验:时序逻辑设计——三色灯开关(一)、实验指导书 说明 :本次实验的代码使用verilog编写,文章中为阅读方便,故采用matlab代码格式。 2.1、需求分析 本次实验要求设计一种通过操作开关的时间控制灯

    2024年04月26日
    浏览(46)
  • FPGA加速技术在FPGA加速中的逻辑门变换实现实现优化:实现高效的数字电路设计

    作者:禅与计算机程序设计艺术 FPGA(Field-Programmable Gate Array)即可编程门阵列,是一种集成电路可编程逻辑块,其外观类似于嵌入式系统的集成电路板,由一组并行处理器单元、存储器、输入输出接口、总线等部件构成。如今,FPGA已经广泛应用于各种各样的工业领域,可以

    2024年02月07日
    浏览(43)
  • 组合逻辑电路设计---多路选择器

    目录 1、多路选择器简介 2、硬件设计 3、实验任务 4、程序设计 4.1、模块设计 4.2、绘制波形图 4.3、编写代码 (1)assign 中条件运算符(三目运算符)实现方法: (2)always 语句块中使用 if-else 实现方法: (3)always 语句块中使用 case 语句的方法: 4.4、仿真验证 4.4.1、编写

    2024年02月11日
    浏览(37)
  • 组合逻辑电路的分析与设计

    逻辑电路分为2大类,一类是组合逻辑电路,一类是时序逻辑电路 组合逻辑电路的特点:电路中任一时刻的稳态输出仅仅取决于该时刻的输入,而与电路原来的状态无关。组合电路没有记忆功能,只有从输入到输出的通路,没有从输出到输入的通路。 一,组合逻辑电路的分析

    2024年02月11日
    浏览(42)
  • 【实验六】组合逻辑电路的设计

       

    2024年02月10日
    浏览(45)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包