DDR3(MT41K512M16HA-125IT)

这篇具有很好参考价值的文章主要介绍了DDR3(MT41K512M16HA-125IT)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

1.结构(16bit位宽,一共有8个BANK)

ddr3芯片,fpga开发

容量计算=2^16*2^3*2^10*16bit=8Gb=1GB

无论是KB转换MB还是Kbit转换Mbit都是2的10次方为单位(涉及内存容量都是1024其他都是1000的转换关系,涉及码率一般默认bit,涉及总线带宽默认B,网速转换是1000)。与频率,周期转换不一样。

2.-125为速度频率

ddr3芯片,fpga开发

3.MIG

ddr3芯片,fpga开发

不仅包括RTL,还包括XDC约束文件。

ddr3芯片,fpga开发 IP核的名字

ddr3芯片,fpga开发

——一个控制器

AXI4 interface ——一般不勾选

clock period——DDR3和FPGA相连的差分时钟的频率(接口频率),一般根据FPGA性能而定。

k7_325T的一般也可以达到800M.(k7系列的FPGA所支持的DDR3传输速率高达1866MT/s,这里需要跟硬件工程师具体了解了解,实际使用最高还是1600MT/s,对应频率= 1600M/2= 800Mhz;)——对应到ip核是差分的ddr3_ck_p/n

4:1——换算到用户逻辑时钟200M.对应到ip核的信号输入是

我们锁相环生成的200M时钟信号是给两个时钟(sys_clk_i/clk_ref_i)使用他是供ddr IP核内部使用,他会倍频到800M和分频到200M用户时钟(ui—clk)给我们读写测试模块使用

memory type——(components(颗粒)就是黑色的一小块DDR3 。CHIP,其他选项就是绿色的卡的那种样子的类型)

memory part——自定义的参数

ddr3芯片,fpga开发

ddr3芯片,fpga开发—— 

 ddr3芯片,fpga开发

 ddr3芯片,fpga开发——这里特别提醒一下:

物理Bank(Rank) 是多个芯片组成的内存条上出现的概念,由于处理器的数据位宽一般是32/64bits,而单个芯片的位宽等于其内部单个存储阵列的位宽4/8/16,所以需要多个芯片组合起来才能提供CPU需要的数据。

 板卡上如果有只有一片DDR3,这里就设置16bit就行,如果4片DDR3那么位宽就是16bitX4=64bit。

ECC: ECC 校验使能,数据位宽为 72 位的时候才能使用。

Data Mask: 数据屏蔽管脚使能。勾选它才会产生屏蔽信号。

Number of Bank Machines: Bank Machine 的数量是用来对具体的每个或某几个来单独控制的,选择多了控制效率就会高,相应的占用的资源也多。若DDR3 芯片是八个 bank,这里选择 4 个,则平均一个 Bank Machine 控制两个BANK。

ORDERING: 该信号用来决定 MIG 控制器是否可以对它收到的指令进行重新排序,选择 Normal 则允许,Strict 则禁止。本实验选择 Normal,从而获得更高效率。

ddr3芯片,fpga开发

ddr3芯片,fpga开发

ddr3芯片,fpga开发

该时钟为上图中DDR3 IP核SYSCLKP/SYSCLKN时钟, 这是输入给MIG 核的时钟,IP核内部会自己调用pll和MMCM 来产生自己的工作时钟。

他的时钟类型由于是内部自己生成的,所以不选择单端或者差分时钟。

本实验选择200MHz,选择这个时钟频率的好处是Reference clock(上图时钟树直接硬性规定200M)可以直接选择使用system clock,也可以

Reference Clock: MIG IP 核参考时钟。同样选择1.“No Buffer”,将由时钟模块生成,(上图时钟树直接硬性规定200M)可以直接选择使用2.system clock,也可以

Read Burst Type and Length: 突发类型选择,突发类型有顺序突发和交叉突发两种,本次选择顺序突发(Sequential),其突发长度固定为 8。

ddr3芯片,fpga开发

ddr3芯片,fpga开发

8..从原理图导出来的信号名由于硬件命名不标准会导致MIG识别不成功的情况(一定以MIG的信号名为标准)

ddr3芯片,fpga开发

 9.MIG识别原理eg:ddr3_dq[0]对应ddr3_dq<0>,才能识别成功。电平标准是默认生成的,实际不用绑定。(此处注意原理图到出来要切换到小写字母、数字外需要<>符号,)

10.DDR3既可和HP相连,又可和HR相连。推荐一般和HP相连。(注意A7只有HR——bank)

DDR4好像只能和HP相连。

11.如果配置 MIG ip核里面使能 XADC 的话,device tempe信号在veo里面是找不到的,位置在veo同名的.V文件里面

12.DDR3供电为1.5V、DDR3L为1.35V。文章来源地址https://www.toymoban.com/news/detail-527849.html

到了这里,关于DDR3(MT41K512M16HA-125IT)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • DDR3基础和数据读取

    工作电压( 1.5V ), 240 线接口,支持 8bit 预读取,工作频率在 133MHz 即可实现总线 1066MHz 的总线频率。频率从 400533667800MHz 起跳等。芯片封装方式 FBGA 。 引脚包括: 电源、地、配置信号 ; 控制信号: CS_N ODT (阻抗匹配使能) CKE (时钟使能) reset_n (复位信号) DQM RASCASWE TDQ

    2024年02月14日
    浏览(46)
  • 基于vivado的DDR3仿真

    最近在使用ddr,开发的过程中出现了好多问题,特别是在仿真这一块,现在把遇到的问题记录一下。 在vivado中仿真DDR的时候,有一个关键的地方,就是添加DDR模型和参数。 本文以黑金的开发例程来举例,程序主要包括三个部分: DDR测试程序、DDR控制程序、DDR IP核。这个时候

    2024年02月13日
    浏览(36)
  • DDR3协议(三)MR寄存器

    模式寄存器是用于定义SDRAM的各种可编程模式。 初始化过程中通过MRS命令进行设置; 在power-up后的任意时间来重新执行MRS命令,需要满足所有bank都处于precharge状态且满足tRP(precharge到下一次command的时间),同时没有读写操作。 对于MRS命令需要满足两个延迟参数, tMRD (MRS命

    2024年02月16日
    浏览(49)
  • 【FPGA】MIG DDR3读写逻辑测试

            笔者在之前通过microblaze软核的方式实现了DDR3芯片的读写测试,当时对于Xilinx MIG DDR控制器的理解还比较肤浅。还是想通过控制用户接口时序的方式来读写DDR,扩展和加深自己对DDR的理解。 MIG IP核配置请看我的前一篇文章 【FPGA测试】Microblaze测试DDR读写_microblaze

    2024年01月22日
    浏览(43)
  • 基于紫光同创 FPGA 的 DDR3 读写实验

    此篇为专栏 《紫光同创FPGA开发笔记》 的第二篇,记录我的学习FPGA的一些开发过程和心得感悟,刚接触FPGA的朋友们可以先去此专栏置顶 《FPGA零基础入门学习路线》来做最基础的扫盲。 本篇内容基于笔者实际开发过程和正点原子资料撰写,将会详细讲解此 FPGA 实验的全流程

    2024年01月20日
    浏览(50)
  • Linux系统中DDR3硬件初始化实验

           大家好,我是ST。        今天的话,主要和大家聊一聊,如何使用Cortex-A芯片自带的RAM,很多时候要运行Linux的话是完全不够用的,必须要外接一片RAM芯片,驱动开发板上的DDR3。 目录 第一:何为RAM和ROM 第二:DDR初始化与测试 第三:DDR框架图基本分析            

    2024年02月12日
    浏览(44)
  • 【Quartus FPGA】EMIF DDR3 读写带宽测试

    在通信原理中,通信系统的有效性用带宽来衡量,带宽定义为每秒传输的比特数,单位 b/s,或 bps。在 DDR3 接口的产品设计中,DDR3 读/写带宽是设计者必须考虑的指标。本文主要介绍了 Quartus FPGA 平台 EMIF 参数配置,以及测试 DDR3 读写带宽的过程,FPGA 器件型号是 Cyclone 10 GX

    2024年02月13日
    浏览(45)
  • FPGA入门 —— DDR3(MIG IP 核) 入门

    DDR 简介 DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR,其中,SDRAM 是Synchronous Dynamic Random Access Memory的缩写,即同步动态随机存取存储器。而DDR SDRAM是Double Data Rate SDRAM的缩写,是双倍速率同步动态随机存储器的意思。 SDRAM在一个时

    2024年01月16日
    浏览(56)
  • 【Xilinx FPGA】DDR3 MIG IP 仿真

    Memory Interface Generator (MIG 7 Series)是 Xilinx 为 7 系列器件提供的 Memory 控制器 IP,使用该 IP 可以很方便地进行 DDR3 的读写操作。本文主要记录 Xilinx DDR3 MIG IP 的仿真过程,包括 IP 配置和 DDR3 读写仿真两部分内容。 目录 1 MIG IP 配置 2 DDR3 读写仿真         在 Vivado 开发平台 IP C

    2024年02月09日
    浏览(53)
  • DDR3(AXI接口例程)知识点笔记

    本文以7035开发板中的DDR3master例程对DDR3中所涉及的知识点梳理下笔记。 ① DDR支持的突发长度是2,4,8 。即如果芯片的数据位宽是16bit的话那么接口数据位宽是32bit,64bit以及128bit。因为 L-Bank一次就存取两倍于芯片位宽的数据,所以芯片至少也要进行两次传输才可以。我认为芯片

    2024年02月13日
    浏览(48)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包