FPGA 学习笔记：Vivado simulation 仿真波形二进制显示

9月前作者：张世争分类：Toy博客阅读(56) 违法举报

这篇具有很好参考价值的文章主要介绍了FPGA 学习笔记：Vivado simulation 仿真波形二进制显示。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

前言

最近在学习FPGA，发现除了烧写到FPGA上验证功能，最有效的方式就是软件仿真
软件仿真：simulation，就像是模拟器一样，写好测试用例，然后看是否可以输出想要的结果，用于验证FPGA逻辑的准确性
当前仿真成功后，还是需要真机实测验证

问题描述

当前安装了好几个版本的Vivado ，当然占用较大的硬盘空间，当前使用 Vivado 2020.2 ，仿真一个很简单的 LED 流水灯的程序，发现默认波形显示的是【十进制】，如何改为【二进制】显示呢？
尝试右键点击波形，发现没有什么有效的设置，后来点击仿真左侧的【Name】列表项，可以选择各个进制数值显示，一下子感觉非常的直观。文章来源地址https://www.toymoban.com/news/detail-529332.html

默认显示

默认显示，对于小的数值，不太直观，如3位二进制，显示6，不如显示110

改为二进制显示

左侧选择想二进制显示的网络名，如 tb_led_o[2:0]，鼠标右键，【Radix】就可以更改进制，这里选择【Binary】就是二进制显示了

到了这里，关于FPGA 学习笔记：Vivado simulation 仿真波形二进制显示的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

vivado仿真波形

以查看上升沿D触发器的仿真波形为例：上升沿D触发器的设计文件（仅参考）：上升沿D触发器的仿真激励文件（仅参考）：在编写完设计文件和仿真激励文件后： 1、点击左侧项目管理器中的“Run simulation”。 2、在弹出的选项卡中点击“Run Behavioral Simulation”。 3、弹出加载

2024年02月04日
浏览(25)
ZYNQ之FPGA学习----Vivado功能仿真

阅读本文需先学习: FPGA学习----Vivado软件使用典型的FPGA设计流程，如图所示：图片来自《领航者ZYNQ之FPGA开发指南》 Vivado 设计套件内部集成了仿真器 Vivado Simulator ，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在 Vivado IDE 集成的波形查看器中显示。

2023年04月18日
浏览(51)
Vivado仿真小技巧，让所有模块的波形都可以显示

使用vivado仿真的过程中，经常会遇到要查看某个信号的波形，但这个信号并没有被添加进来。这时就需要添加该信号，再重新仿真。遇到仿真时间较长的工程，效率会很低。有两种方法可以解决这个问题。首先打开settings，在弹出的页面中选中simulation，右侧出现simulation的配

2024年02月11日
浏览(54)
xilinx FPGA 除法器ip核（divider）的学习和仿真（Vivado）

在设计中，经常出现除法运算，实现方法： 1、移位操作 2、取模取余 3、调用除法器IP核 4、查找表简单学习除法器IP。网上很多IP翻译文档，不详细介绍，记录几个重要的点： 1、三种算法模式(不同模式所消耗的资源类型不同) 2、分清除数和被除数；余数模式的选择 3、延

2024年04月28日
浏览(195)
基于FPGA的FIR低通滤波器实现(附工程源码)，matlab+vivado19.2+simulation

本文为FPGA实现FIR滤波器仿真过程，附源代码。提示：以下是本篇文章正文内容，下面案例可供参考打开MATLAB在命令行窗口输入： fadtool 回车后在滤波器设计界面设置滤波器参数如下之后点击如图标志，设置定点，在菜单栏\\\"目标（R）\\\"出选择生成对应滤波器系数.COE文件 mat

2024年02月11日
浏览(47)
从小白开始学FPGA，vivado实操第一次，初步产生波形

上次介绍了如何创建工程，这次来实现一个波形的产生，vivado用的是Verilog语言，语法很简单就不单独说了，慢慢在程序里很快就学会了，大概的介绍我粘在文章最后，想看就看不想看直接实操也行。在创建的主程序中找到这个模块的括号，我把括号内容

2024年02月05日
浏览(39)
FPGA 学习笔记：Vivado 工程更改FPGA 型号

FPGA 不同系列，型号有些区别，并且不同型号FPGA 工程生成的 bit 文件，无法下载当前最好的方式是每个型号都重新创建一个工程，不过这样多少有点繁琐，Vivado可以更改FPGA型号设置里面，可以查看当前的FPGA型号也可以通过【Window】 - 【Project Summary】，查看当前工程的FPGA

2024年02月11日
浏览(43)
[Vivado下载bit文件后不能在线捕获FPGA波形] - 解决方案详解

[Vivado下载bit文件后不能在线捕获FPGA波形] - 解决方案详解对于使用 FPGA 进行开发的工程师来说，Vivado 下载 bit 文件并在线捕获波形是一项非常基本的技能。然而，有时在下载 bit 文件之后，我们却无法在线捕获波形。这个问题可能会导致我们无法深入调试硬件问题。本文将详

2024年02月04日
浏览(40)
FPGA 学习笔记：Vivado 工程管理技巧

当前使用 Xilinx 的 FPGA，所以需要熟悉 Xilinx FPGA 的开发利器 Vivado 的工程管理方法这里初步列举一些实际 Xilinx FPGA 开发基于 Vivado 的项目使用到的工程的管理技巧做过嵌入式软件或者其他软件开发的工程技术人员，都会想到使用代码管理工具，如 SVN 、Git 等对代码进行管理

2024年02月09日
浏览(38)
FPGA入门学习笔记（十三）Vivado实现按键消抖

四种状态按键未按下：静止状态呈高电平；按下过程中：抖动状态呈高低电平；按键已按下：静止状态呈低电平；释放过程中：抖动状态呈高低电平。按键消抖思路：区别于单片机使用20ms延时判断电平正负，FPGA中采用电平保持计时，若时间长度超过20ms则认为发生了一次

2024年02月04日
浏览(70)