#systemverilog#进程控制问题#（三）进程监视

9月前作者：那么菜分类：Toy博客阅读(40) 违法举报

这篇具有很好参考价值的文章主要介绍了#systemverilog#进程控制问题#（三）进程监视。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

关于内建类：process

SystemVerilog中内建了一种class，可以对进程进行访问和控制，此种class就是process，我们先来看下process类的原型：

#systemverilog#进程控制问题#（三）进程监视,SystemVerilog 语言编程,systemverilog,SV进程控制问题

图8

process类中定义了一个枚举变量state，表示当前进程的几种执行状态：FINISHED，RUNNING，WAITING，SUSPENDED，KILLED。

另外，还声明了几种task和function，我们通过下面的表格来简单了解下：

#systemverilog#进程控制问题#（三）进程监视,SystemVerilog 语言编程,systemverilog,SV进程控制问题

有人会问了，这么多的method，我们都该记住吗？

黄鸭哥觉得不是的，只需要记住这里面常用的几个method：self（），status（），kill（）就可以了，我们最后再来看个例子，加深下理解：文章来源地址https://www.toymoban.com/news/detail-531509.html

到了这里，关于#systemverilog#进程控制问题#（三）进程监视的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

systemverilog学习 ----队列

队列是一头取另一头存的数据结构，符合先进先出的顺序。队列像一个动态数组一样，队列长度可以增加或者减小，同时也支持在任意位置增加和移除元素。队列声明和unpacked 数组是类似的，只是需要使用$符号来确定数组的大小。在队列中，下标0表示第一个元素，$表示最后

2024年02月16日
浏览(42)
SystemVerilog学习1——interface

利用verilog，有两种连接方式：按顺序连接和按名称连接。 verilog的连接非常繁琐！！！如果将一个信号名儿修改了，那就需要修改其他与他有关的信号名儿，麻烦且容易出错！！！ system采用接口解决这种繁琐。接口可以用作设计，也可以用作验证，接口可以使得信号连接

2024年02月13日
浏览(35)
SystemVerilog之接口详解

测试平台连接到 arbiter的例子：包括测试平台, arbiter仲裁器, 时钟发生器和连接的信号。 ㅤㅤㅤ ㅤ ㅤㅤㅤㅤㅤ Arbiter里面可以自定义发送的权重，是轮询还是自定义 grant表示仲裁出来的是哪一个，也即只有0，1，因此图中grant的取值只有00 01 10 不可能出现11。 grant_valid表示g

2024年02月12日
浏览(42)
systemverilog中的bind

最早接触 bind 是在assertion 当中，将assertion 与 dut 进行绑定连接，如下例子：来看下面一个将 interface bind 到 module 的例子：可以看到，包含断言的 interface ，其端口信号的方向均为 input ，也就是说 property 中包含的信号都是从 interface 的外部给进来的；实际上， bind 不

2024年02月10日
浏览(38)
SystemVerilog 教程第一章：简介

像 Verilog 和 VHDL 之类的硬件描述语言 (HDL) 主要用于描述硬件行为，以便将其转换为由组合门电路和时序元件组成的数字块。为了验证 HDL 中的硬件描述正确无误，就需要具有更多功能特性的面向对象的编程语言 (OOP) 来支持复杂的测试过程，这种语言通常被称为硬件验证语言

2024年02月16日
浏览(44)
C和SystemVerilog联合仿真

想要联合仿真一个c程序和verilog表示的硬件，可以用如下方法（DPI）：先写一个.c文件 funcs.c 再写一个SystemVerilog文件运行即可参考： https://stackoverflow.com/questions/26861400/systemverilog-how-to-connect-c-function-using-dpi-call-in-vcs-simulator

2024年02月10日
浏览(40)
SystemVerilog interface使用说明

System Verilog中引入了接口定义，接口与module 等价的定义，是要在其他的接口、module中直接定义，不能写在块语句中，跟class是不同的。接口是将一组线捆绑起来，可以将接口传递给module 。一）通过接口在module之间或内部进行信号，模块的输入列表就是一

2024年02月11日
浏览(36)
SystemVerilog 第2章：数据类型

在 Verilog中,初学者经常分不清reg和wire两者的区别。应该使用它们中哪一个来驱动端口?连接不同模块时又该如何做? Systemverilog对经典的reg数据类型进行了改进,使得它除了作为一个变量以外,还可以被连续赋值、门单元和模块所驱动。为了与寄存器类型相区别,这种改

2024年02月15日
浏览(39)
Systemverilog中processes的记录

Processes general: Structured procedures (initial procedures, always procedures, final procedures, task, function) Block statements (begin-end sequential blocks, fork-join parallel blocks) Timing control (delays, events, waits, intra-assignment) Process threads and process control 1. always_comb 和 always @* 的区别 always_comb在time zero时会自动执行

2023年04月09日
浏览(37)
systemverilog断言简介形式验证第3章

目录一、基本断言概念 1、一个简单的仲裁器示例 2、什么是断言（assertion） 3、什么是假设（assumption） 4、什么是覆盖点（cover point） 5、对断言语句的阐述 6、SVA断言语言基础知识二、即时断言 1、写即时断言 2、过程代码的复杂性和断言FINAL的动机 3、程序块中的位置

2024年02月11日
浏览(38)