vivado在线调试、在线抓波形方法

7月前作者：千寻xun 分类：Toy博客阅读(27) 违法举报

这篇具有很好参考价值的文章主要介绍了vivado在线调试、在线抓波形方法。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

1、进入工程，新建IP核，如图：

vivado 抓波形,FPGA,fpga开发

2、搜索ila IP核，选择debug 下面这个ILA ，如图：

vivado 抓波形,FPGA,fpga开发

3、双击进入配置界面，如图：

vivado 抓波形,FPGA,fpga开发

4、设置每个信号位宽，比如抓取5个信号，位宽分别1,2,3,4,5，如图

vivado 抓波形,FPGA,fpga开发

vivado 抓波形,FPGA,fpga开发

5、点ok确认生成，例化IP核到自己的模块中，复制过去就可以了。

vivado 抓波形,FPGA,fpga开发

vivado 抓波形,FPGA,fpga开发

6、重新编译生成bit文件，然后下载program，选择生成的.ltx文件，这个就是用于在线抓波形的文件。

vivado 抓波形,FPGA,fpga开发

7、点击program下载到FPGA，双击ila进入在线抓波形界面，如图：

vivado 抓波形,FPGA,fpga开发

vivado 抓波形,FPGA,fpga开发

8、添加或者删除需要抓取的信号，菜单栏的加号和减号，如图：

vivado 抓波形,FPGA,fpga开发

9、设置触发条件，菜单栏的加号和减号也是添加或删除信号。

vivado 抓波形,FPGA,fpga开发

10、点击菜单栏的三角形就可以开始触发抓波形了，如图

vivado 抓波形,FPGA,fpga开发

11、其他按键介绍

vivado 抓波形,FPGA,fpga开发：循环触发，点击这个按钮后会一直触发。

vivado 抓波形,FPGA,fpga开发：立即触发，不会判断触发条件，直接无条件触发。

vivado 抓波形,FPGA,fpga开发：停止触发。暂停触发。

后面不是必须进行的设置，有兴趣可以了解一下。

12、切换信号显示的进制（默认二进制表示）。点击右键，选择radix，可以切换二进制、8进制、十进制、十六进制、无符号或有符号整数。

vivado 抓波形,FPGA,fpga开发

13、更换信号显示颜色选中需要更改的信号，点击鼠标右键，选中signal color，选中自己喜欢的颜色。

vivado 抓波形,FPGA,fpga开发

14、切换波形显示样式，切换数字、模拟信号。

vivado 抓波形,FPGA,fpga开发

15、其他设置：

vivado 抓波形,FPGA,fpga开发

学会上面这些，基本上可以简单使用了，haha文章来源地址https://www.toymoban.com/news/detail-540976.html

到了这里，关于vivado在线调试、在线抓波形方法的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

FPGA_Signal TapII 逻辑分析仪在线信号波形抓取

由于一些工程的仿真文件不易产生，所以我们可以利用 quartus 软件自带的 SignalTap 工具对波形进行抓取对各个信号进行分析处理，让电子器件与FPGA进行正常通讯工作，也验证所绘制的波形图是否一致。 1、首先确保你的工程已经完成（包括引脚配置，I/O 设置等），然后编译

2024年02月02日
浏览(31)
FPGA开发环境 Vivado

Vivado是Xilinx系列FPGA开发环境。本文记载收录了vivado常用开发技巧，随机记录、随时更新。。。任何Xilinx相关问题都可到WELCOME TO XILINX SUPPORT!查询静态时序分析（Static Timing Analysis, STA）：简介及内容导航 VIVADO的综合属性ASYNC_REG 在XDC中作如下约束，表示对名字末尾为 _cdc_to 的寄

2024年02月11日
浏览(43)
FPGA开发环境安装VIVADO

BASYS3开发板使用的是 Xilinx 厂商的 Artix-7 FPGA 芯片，所以要使用 Xilinx 提供的配套开发软件 Vivado ，我使用的是 Vivado 18.3 。Vivado 18.3 的版本相对来说是较为稳定的，所以推荐给大家这个版本当然读者也可安装更新的版本，安装步骤都是大同小异的。第一步：找到 Vivado 2018.

2024年02月09日
浏览(79)
FPGA开发必备软件——Vivado，安装教程

FPGA开发必备软件——Vivado，安装教程如果你想开始FPGA的开发学习，那么Vivado是一个不可或缺的软件。它是Xilinx推出的一款针对FPGA、SoC和ASIC开发的综合设计环境。在这里，我们详细介绍如何下载、安装和配置Vivado软件。在Xilinx官网上注册一个账号。注册时需要提供自己的邮

2024年02月13日
浏览(37)
Xilinx FPGA开发环境vivado使用流程

第一步：点击Add Sources按钮第二步：选择add or create design sources按钮，即添加设计文件第三步：选择create file 文件新建完成后：此时可以定义I/O端口，我们选择自己在程序中编写。第四步：在编辑器中编写verilog程序 XDC文件里主要是完成管脚的约束，时钟的约束，以及组的约

2024年02月03日
浏览(49)
【FPGA】Vivado开发流程（基于2018.3版本）

基本流程：①设计定义 ②设计输入 ③分析综合 ④功能仿真 ⑤布局布线 ⑥分析性能双击 Vivado图标即可启动 Vivado 软件。 ①Quick Start 组包含有 Create Project（创建工程） Open Project（打开工程）OpenExample Project（打开实例工程）。 ②Tasks 组包含有 Manage IP（管理 IP） Open Hardw

2024年02月14日
浏览(31)
Vivado中的COE文件：FPGA开发指南

COE文件是Vivado软件中用于初始化存储器内容的一种常见文件格式。在FPGA开发过程中，我们经常需要对存储器进行初始化，以存储初始数据或者程序代码。COE文件提供了一种简单而灵活的方式来定义存储器的初始内容。本文将介绍COE文件的使用方法，并提供相应的示例代码。

2024年02月06日
浏览(42)
Vivado | FPGA开发工具（Xilinx系列芯片）

官网下载地址最详细的Vivado安装教程 Vivado的安装以及使用_入门

2024年02月12日
浏览(43)
FPGA时钟资源与设计方法——Xilinx(Vivado)

1.时钟资源包括：时钟布线、时钟缓冲器（BUFGBUFRBUFIO）、时钟管理器(MMCM/PLL)。 2.时钟类型有三种：全局时钟，可以驱动整个内核上的同步逻辑；局部时钟，可以驱动特定和相邻区域的逻辑；IO时钟，可以驱动某个IO的特定逻辑。 3.混合模式时钟管理器（MMCM）和数字时钟管理

2024年02月22日
浏览(41)
Vivado仿真数据导出至.txt文件——FPGA开发

在FPGA开发过程中，仿真是验证设计的重要环节。在Vivado设计套件中，我们可以使用仿真工具来验证设计的功能和性能。本文将介绍如何将Vivado仿真数据导出至.txt文件，以方便后续分析和处理。步骤如下：打开Vivado设计套件并创建一个新的工程。在工程中添加设计文件和约

2024年02月05日
浏览(127)