FPGA原理和结构

这篇具有很好参考价值的文章主要介绍了FPGA原理和结构。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

FPGA的结构

由逻辑块,IO块,开关块,布线要素组成

查找表的性能权衡

对逻辑块功能影响最大的是查找表的大小。查找表的输入大小对逻辑块和FPGA的面积和延迟有着密切的关系。
增加查找表的输入可以降低逻辑深度,增加电路速度,但输入数小于查找表的输入数会造成资源的浪费。,减小查找表的输入会降低电路的速度,但对改善面积效率有帮助。

自适应查找表

可以通过分解来实现多个逻辑。

布线结构

主要的布线结构有完全连接型,一维阵列型,岛型,层次型。要决定布线架构,还要考虑晶体管和三态缓冲器之间的平衡。在较短路径使用晶体管可以减少开关的数量,但会影响信号的质量,三态缓冲器适合长距离的连线。

开关的结构

开关有不相交型,通用型,威尔顿型。

数据选择器的结构

一般4输入数据选择器延迟最优,8输入面积延迟成绩最优。

连接块

对布线通道和逻辑块输入输出,一般采用稀疏开关矩阵。需要找到布线自由度和面积之间平衡最好的架构。

IO块

负责输入输出引脚和逻辑块之间的连接部分,放在电路的外围。

DSP块

将FPGA用作图像处理等领域则需要大量的乘法运算,DSP块集成了大量的乘法器,在一定程度上具有可编程性和专用电路的高效性。

硬宏

专用硬件电路。

PLL和DLL

PLL是通过增加分频器来输出不同的时钟。DLL是通过根据预先排布的延迟单元和可变延迟线来控制信号的延迟量。
PLL自由度更高,为主流架构。文章来源地址https://www.toymoban.com/news/detail-549354.html

到了这里,关于FPGA原理和结构的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • FPGA硬件架构——具体型号是xc7k325tffg676-2为例

    1.共如下图14个时钟域,XmYn(按坐标理解) 2.IOB(IOB为可编程输入输出单元,当然在普通Bank上的IOB附近还有很多时钟资源,例如PLL,MMCM资源。), 2.1 FPGA的Bank分为HP Bank和HR Bank,二者对电压的要求范围不同,HR支持更大的电压范围。一个只能同时接一组电压。 2.2 如下为单个IO的结构

    2024年01月25日
    浏览(48)
  • [架构之路-14]:目标系统 - 硬件平台 - CPU、MPU、NPU、GPU、MCU、DSP、FPGA、SOC的区别

    目录 前言: 一、通用指令程序控制 1.1 CPU(Central Processing Unit:中央处理单元/器) 1.2 MPU(Microprocessor Unit:微处理单元/器)-- 广义CPU 1.3 MCU(Mirco Controller Unit:微控制单元)-- 单片机 二、网络协议处理器NPU 2.1 npu = network processing units:网络处理单元 2.2 npu = neural-network proces

    2024年02月01日
    浏览(71)
  • FPGA原理和结构

    由逻辑块,IO块,开关块,布线要素组成 查找表的性能权衡 对逻辑块功能影响最大的是查找表的大小。查找表的输入大小对逻辑块和FPGA的面积和延迟有着密切的关系。 增加查找表的输入可以降低逻辑深度,增加电路速度,但输入数小于查找表的输入数会造成资源的浪费。,

    2024年02月13日
    浏览(33)
  • FPGA原理与结构——时钟资源

    系列文章目录:FPGA原理与结构(0)——目录与传送门         时钟,即clock信号,是由晶体经过激发产生的振荡电路。模拟端通过各种技术(PLL,DPLL)产生规律、周期性变化的信号给数字端,数字端使用该信号的边沿进行过赋值(procedural assignment)操作。         7系

    2024年02月12日
    浏览(42)
  • PLC原理及PLC+FPGA(SOC)架构方案简介

    工业生产和科技的发展都离不开PLC的自动化控制,PLC可以广义的理解为: 集中的继电器延伸控制柜,实际的生产应用中,PLC大大的节省了工业控制的成本,加强了设备的集中管理和自动控制。 PLC (Programmable Controller,可编程程序控制器)它是一个以微处理器 为核心的数字运

    2024年02月10日
    浏览(52)
  • FPGA原理与结构——时钟IP核原理学习

    系列文章目录:FPGA原理与结构(0)——目录与传送门         在之前的文章中,我们介绍了FPGA的时钟结构 FPGA原理与结构——时钟资源 https://blog.csdn.net/apple_53311083/article/details/132307564?spm=1001.2014.3001.5502         在本文中我们将学习xilinx系列的FPGA所提供的时钟IP核,来帮助我

    2024年02月10日
    浏览(38)
  • FPGA原理与结构——RAM IP核原理学习

    系列文章目录:FPGA原理与结构(0)——目录与传送门 目录 一、什么是RAM 二、RAM IP介绍 1、RAM分类简介  2、可选的内存算法 (1)Minimum Area Algorithm(最小面积算法) (2)Low Power Algorithm (低功耗算法) (3)Fixed Primitive Algorithm (固定模块算法) (4)小结 3、位宽 4、工作模

    2024年02月12日
    浏览(41)
  • FPGA原理与结构(15)——时钟IP核原理学习

    系列文章目录:FPGA原理与结构(0)——目录与传送门         在之前的文章中,我们介绍了FPGA的时钟结构 FPGA原理与结构——时钟资源 https://blog.csdn.net/apple_53311083/article/details/132307564?spm=1001.2014.3001.5502         在本文中我们将学习xilinx系列的FPGA所提供的时钟IP核,来帮助我

    2024年02月07日
    浏览(45)
  • FPGA原理与结构——FIFO IP核原理学习

    系列文章目录:FPGA原理与结构(0)——目录与传送门         FIFO是英文First-In-First-Out的缩写,是一种先入先出的数据缓冲器,与一般的存储器的区别在于没有地址线, 使用起来简单,缺点是只能顺序读写数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器

    2024年02月11日
    浏览(48)
  • FPGA学习笔记-1 FPGA原理与开发流程

    注:笔记主要参考: B站 正点原子 教学视频“正点原子手把手教你学FPGA-基于达芬奇Pro开发板 Artix-7 XC7A35T/XC7A100T”。 小梅哥爱漂流 教学视频“【零基础轻松学习FPGA】小梅哥Xilinx FPGA基础入门到项目应用培训教程”。 B站搬运 “特权同学2020版《深入浅出玩转FPGA视频教程》

    2024年02月05日
    浏览(54)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包