Verilog运算符优先级
1 Verilog HDL运算符优先级
0 | ! | ~ | |||
---|---|---|---|---|---|
1 | * | / | % | ||
2 | + | 1 | |||
3 | << | >> | |||
4 | < | <= | > | >= | |
5 | == | != | === | !== | |
6 | & | ~& | |||
7 | ^ | ^~ | |||
8 | | | ~| | |||
9 | && | ||||
10 | || | ||||
11 | ?: |
从上至下优先级依次降低文章来源地址https://www.toymoban.com/news/detail-558946.html
文章来源:https://www.toymoban.com/news/detail-558946.html
到了这里,关于Verilog运算符优先级的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!