要学习verilog同学可以看过来，其实在modelsim里自带一些例程供我们参考学习，本文将带大家一起完成Verilog例程文件的编译和仿真操作，细致地说就是找到官方例程，对它进行编译、仿真得到波形。
Step1：首先找到modelsim软件中的例程：以modelsim-SE10.5版本为例，依次打开modeltech64_10.5、examples、tutorials、Verilog和projects文件，最终找到该文件下的counter.v和tcounter.v文件。其中前者是模块文件，后者是测试文件，将该文件下的counter.v和tcounter.v文件拷贝到自己建的工程下面。
文章来源：https://www.toymoban.com/news/detail-564019.html
下图是在modelsim中新建工程添加counter.v和tcounter.v文件后得到的：
Step2：编译代码文件：按住ctrl键依次选择两个文件，右键依次选择Compile、Compile Selected，编译成功后得到下图：
Step3：选择测试台文件tcounter.v对模块文件counter.v进行仿真，由于在tcounter.v文件里是定义的是test_counter，所以仿真也要选择test_counter进行仿真，注意一定不要勾选Enable Optimization：
选择tes_counter后右键，选择Add Wave添加波形：
添加波形后在波形窗口里多了三个变量：
点击运行，将显示所有波形，可以适当放大波形更清楚地显示：
下图就是最终得到的仿真结果：
文章来源地址https://www.toymoban.com/news/detail-564019.html
到了这里，关于对Modelsim例程文件进行编译、仿真的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！
