解决Cadence 17.4软件无法启动,capture cis启动缓慢,打开项目缓慢,allegro 打开程序未响应(即使微软拼音切换兼容模式也无法解决的情况)

这篇具有很好参考价值的文章主要介绍了解决Cadence 17.4软件无法启动,capture cis启动缓慢,打开项目缓慢,allegro 打开程序未响应(即使微软拼音切换兼容模式也无法解决的情况)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

本人也遇到即使切换微软拼音兼容模式,allegro依然未响应的问题(win11 64 企业版 cadence17.4 补丁031)

问题分析

该问题并非和谐软件的问题 而是Cadence 授权验证机制导致,正常情况如果刚安装完的新系统不会出现,单很多情况下工程师使用的电脑有多网卡或多虚拟网卡 导致软件难以访问授权端口,至使软件无法正常启动
解决方案:
在高级网络设置里,先禁用掉所有网卡,然后从本地网卡依次一个一个测试,启用一个网卡打开软件试试,不行就禁用再启动第二个。总有一个是正常的。candence17.4原理图打不开是怎么回事,硬件工程,pcb工艺,fpga开发,驱动开发,dsp开发candence17.4原理图打不开是怎么回事,硬件工程,pcb工艺,fpga开发,驱动开发,dsp开发## 好麻烦啊,那我要是需要虚拟网卡怎么弄?
也可以解决,就是调整下网卡在系统里的优先顺序(不是计算机专业,描述的不准确),在cmd窗口输出ipconfig就可以看到所有启用网卡(网卡均启用状态下),我们需要把正确的网卡调至第一,我这边已经调整好了

candence17.4原理图打不开是怎么回事,硬件工程,pcb工艺,fpga开发,驱动开发,dsp开发如何调整?在高级网络设置里,更多适配器选项。选择相应的网卡,右击属性
candence17.4原理图打不开是怎么回事,硬件工程,pcb工艺,fpga开发,驱动开发,dsp开发选择IPV4,属性
candence17.4原理图打不开是怎么回事,硬件工程,pcb工艺,fpga开发,驱动开发,dsp开发点击高级,高级窗口有自动越点,把打勾去掉,接口越点数 手动填入。数字越小优先级越高,建议从10以上开始,比如我设置的是 正确的网卡是10 其它的按照一样的步骤填入的是11 12 20 21 … 填写好后确定确定关闭窗口就行 这样从CMD里 输入ipconfig后你会看到网卡顺序发生了变化,关闭窗口。此时即使所有网卡启动,软件也能正常运行。文章来源地址https://www.toymoban.com/news/detail-580248.html

该方法是本人自己摸索出来的,折腾了好久。也希望能帮助刚入门的童鞋快速解决问题。供小白学习使用,请支持入正

另附遇到一个安装与和HX失败的问题,如果你计算机安装过阿里系软件,会在后台运行一个alibaba protect进程,可以在任务管理器里看到,软件机制不清楚,但是Cadence在安装补丁过程中会批量修改文件名,alibaba protect会扫描所有文件修改操作,会出现冲突,导致失败。解决方案,先卸载阿里系列软件,再进行操作。

到了这里,关于解决Cadence 17.4软件无法启动,capture cis启动缓慢,打开项目缓慢,allegro 打开程序未响应(即使微软拼音切换兼容模式也无法解决的情况)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Cadence Allegro 17.4学习记录开始32-PCB Editor 17.4软件PCB中Mark点,工艺边,阻抗和工艺相关文件

    对于拼板的PCB板卡来说,每个单板上可以不添加Mark点,Mark点加在工艺边上即可; TOP面跟Bottom面都有贴片元器件的情况下,两面都需要添加Mark点; 单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm; 为了保证印刷和贴片的识别效果,Mark点范围内尽量没有焊盘、

    2024年02月13日
    浏览(30)
  • 04、Cadence使用记录之器件连接的连线、网络、总线、差分(OrCAD Capture CIS)

    前置教程: 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 02、Cadence使用记录之创建元器件—原理图和封装(OrCAD Capture CIS) 03、Cadence使用记录之超多引脚元器件的快速创建方法(OrCAD Capture CIS) 非常简单的连线技巧,点击Place里面的Wire就能连起来了

    2024年02月08日
    浏览(38)
  • 02、Cadence使用记录之创建元器件---原理图和封装(OrCAD Capture CIS)

    参考的教程是B站的视频:allegro软件入门视频教程全集100讲 前置教程: ## 01、Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 这边作为示例,使用TPS450作为要绘制的原理图器件,其基本的Symbol可以参考器件手册TPS5450 : 打开前置教程中创建的工程,先选中

    2024年02月06日
    浏览(58)
  • Cadence17.4操作经验

    目录 Cadence17.4打开原理图 1. 运行“Capture CIS 17.4” 2. 打开原理图工程文件*.opj  如上图图标,其程序位置参考如下: D:CadenceCadence_SPB_17.4-2019toolsbinCapture.exe 如:D:V1.1DrvBd20221103Hi8040_VBhi8040_vb.opj 建议目录中不要有中文和空格

    2024年02月07日
    浏览(40)
  • 【cadence17.4窗口显示不全】

    # 问题的描述 最近升级cadence到17.4,体验一下新版本带来的新体验,发现升级后,设置对话框显示不全,看不见确认按钮,给操作带来不好的体验感,可能是软件bug问题,于是经过不断的摸索,终于完美解决此问题,特地分享出来,供大家参考。 图一 如图一所示看不到确认按

    2024年02月09日
    浏览(61)
  • Cadence(九)17.4规则与间距设置

    目录 1.布线规则 2.NECK走线 ​3.差分走线相关设置  4.设置space间距  5.高亮操作  6.区域规则 1.间距规则 打开规则管理器:setup - constraints - constraints manager 首先,我们最开始打开管理器,所有走线都服从default规则,并且系统默认5mil。 我们首先在 space 选项的spacing Constraint se

    2024年01月17日
    浏览(43)
  • Cadence 17.4 PSpice仿真555定时器输出方波

    目录 一、引言 二、555定时器组成多谐振荡器原理图 1、555定时器多谐振荡器  2、OrCAD PSpice 555定时器原理图  1) PSpice新建仿真项目 2) PSpice仿真器件选取 3)PSpice 555定时器产生方波原理图

    2024年02月08日
    浏览(76)
  • cadence17.4在allrgro中设置花焊盘(十字焊盘)

    在allrgro中设置花焊盘(十字焊盘) Setup-Design Parameter-Shapes-Dynamic shape-Edit global dynamic shape parameters- Thermal relief connects   

    2024年01月17日
    浏览(32)
  • Cadence Allegro 17.4学习记录开始04-制作封装STM32为例

    根据元器件的规格书,找到封装图片,分析资料 制作焊盘需要记住管脚补偿: 凡亿的资料有介绍: 这个STM32的封装有有个焊盘需要制作,都是表贴焊盘: 第一;选择单位 第二:选择焊盘种类和形状 第三:设置正规则焊盘的大小,热风焊盘和隔离焊盘是负片层才使用的,可以

    2024年02月12日
    浏览(35)
  • 【allegro 17.4软件操作保姆级教程三】布局操作基础一

    👉个人主页: highman110 👉作者简介:一名硬件工程师,持续学习,不断记录,保持思考,输出干货内容 目录 1原理图PCB交互操作 2飞线处理方式 3器件移动、旋转、镜像、对齐 3.1移动 3.2旋转 3.3镜像 3.4对齐         PCB中的布局需要按模块摆放,在PCB里面不太好分辨器件属

    2024年02月06日
    浏览(36)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包