DDR3协议（三）MR寄存器

9月前作者：qq_37573794 分类：Toy博客阅读(45) 违法举报

这篇具有很好参考价值的文章主要介绍了DDR3协议（三）MR寄存器。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

Mode Register

模式寄存器是用于定义SDRAM的各种可编程模式。

初始化过程中通过MRS命令进行设置；
在power-up后的任意时间来重新执行MRS命令，需要满足所有bank都处于precharge状态且满足tRP（precharge到下一次command的时间），同时没有读写操作。

对于MRS命令需要满足两个延迟参数，tMRD（MRS命令之间的最小延迟）、 tMOD（MRS命令与NON-MRS命令的最小延迟，DLL reset/NOP/DES除外）
tMRD
ddr模式寄存器,DDR,硬件工程
tMOD

参考上面两个时序，如果RTT_NOM在原有配置或者新配置中有效，需要保证ODT维持0，直到tMOD满足

MR0

ddr模式寄存器,DDR,硬件工程

Burst Length & Type

ddr模式寄存器,DDR,硬件工程

对于写操作，需要进行对齐写入，DRAM本身在处理时，会自动进行对齐，因此对于BC4，忽略地址的低2位，对于BL8，忽略地址的低3位；
对于读操作，BL8可以认为类似是两次BC4，返回的地址数据顺序见上图。（上图中的A3，个人理解位MR0的配置，并非读写的地址）

Read Latency

ddr模式寄存器,DDR,硬件工程

MR1

ddr模式寄存器,DDR,硬件工程

后续再介绍Write Leveling，在此之前先看下DDR3的T型拓扑和Fly-by拓扑结构。

通过上面两张拓扑能看到：
对于T型拓扑，时钟、命令、地址到达每个DDR的走线基本等长；但是对于Fly-by拓扑，到达每一颗DDR芯片的距离并不相同，因此需要使用write leveling来调整DQS与CK的边沿延迟。

MR2

ddr模式寄存器,DDR,硬件工程

CAS Write Latency

ddr模式寄存器,DDR,硬件工程

ASR&SRT

DDR器件不支持ASR时，该bit必须配置为0
DDR器件不支持SRT时，该bit必须配置为0
DDR器件支持ASR，且配置为1时，SRT必须配置为0

MR3

ddr模式寄存器,DDR,硬件工程
MPR : Multi Purpose Resgiter，用来从中读取预定义的时延校准。
正常模式下，MPR需要配置为0，配置为1时，仅支持RD / RDA（Read with Auto-precharge）操作文章来源地址https://www.toymoban.com/news/detail-591563.html

到了这里，关于DDR3协议（三）MR寄存器的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

DDR3和DDR4内存有什么区别？DDR3和DDR4的区别

开机之后，系统会存入内存，打开软件，也会在内存存储，可以说内存就是临时数据仓库，内存的性能对计算机的影响非常大。而内存的发展比较缓慢，现如今用的还是DDR3和DDR4居多。 DDR3内存诞生于2007年，DDR4在2014年底纷纷上架，当前，DDR4是主流。有何区别？一、在外形

2024年02月11日
浏览(45)
ARM处理器有哪些工作模式和寄存器？各寄存器作用是什么？ARM异常中断处理流程？

快速学习嵌入式开发其他基础知识？返回专栏总目录《嵌入式工程师自我修养/C语言》 Tip📌：鼠标悬停双虚线/句，可获得更详细的描述 ARM处理器有多种工作模式，如下表所示。应用程序正常运行时，ARM处理器工作在用户模式（User mode），当程序运行出错或有中

2024年02月21日
浏览(113)
Windows保护模式（一）段寄存器&GDT表

x86 CPU的3个模式：实模式、保护模式和虚拟8086模式。段式内存管理段式内存管理是将内存划分成若干段，处理器在访问一个内存单元时通过“段基址+偏移”的方式计算出实际的物理地址。在Intel x86处理器中，有专门的段寄存器，指定每条指令在访问内存时指定在哪个段上进

2023年04月17日
浏览(33)
Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

引言：本文我们介绍下Xilinx DDR3 IP核的重要架构、IP核信号管脚定义、读写操作时序、IP核详细配置以及简单的读写测试。 7系列FPGA DDR接口解决方案如图1所示。图1、7系列FPGA DDR3解决方案 1.1 用户FPGA逻辑（User FPGA Logic）如图1中①所示，用户FPGA逻辑块是任何需要连接到外部

2024年02月06日
浏览(52)
Modbus协议的数据模型和地址模型，Modbus寄存器40001,30001是什么意思？

在使用Modbus协议的时候，经常会遇到诸如40001、30001，10001之类的地址，这些数字代表什么含义呢？这其实是Modbus协议的数据模型和地址模型。 Modbus协议的数据模型数据模型是对从站设备可访问的数据进行抽象，Modbus协议的数据模型定义了四种可访问的数据：数据区块数据

2024年02月05日
浏览(46)
DDR3读写模块

使用xilinx官方提供的MIG IP核进行设计，接口协议为AXI，关于AXI协议的内容此处不做过多介绍。关于IP核个参数的介绍可以参考野火教程，以下为目前使用的通用配置。 DDR物理接口的位宽为32bit DDR用户接口的位宽为64bit MIG核的XADC是关闭的，需要外部模块例化XADC模块读取FPGA的内

2024年02月03日
浏览(50)
DDR3 基础知识分享

DDR系列文章分类地址：（1）DDR3 基础知识分享（2）DDR3 控制器 MIG IP 详解完整版（AXI4VivadoVerilog）（3）DDR3 控制器 MIG IP 详解完整版（nativeVivadoVerilog）（4）基于 DDR3 的串口传图帧缓存系统设计实现（5）基于 DDR3 的native接口串口局部传图缓存系统设计实现（6）基于 DDR3 的

2024年02月13日
浏览(35)
DDR3基础和数据读取

工作电压（ 1.5V ）， 240 线接口，支持 8bit 预读取，工作频率在 133MHz 即可实现总线 1066MHz 的总线频率。频率从 400533667800MHz 起跳等。芯片封装方式 FBGA 。引脚包括：电源、地、配置信号；控制信号： CS_N ODT (阻抗匹配使能) CKE (时钟使能) reset_n (复位信号) DQM RASCASWE TDQ

2024年02月14日
浏览(43)
基于vivado的DDR3仿真

最近在使用ddr，开发的过程中出现了好多问题，特别是在仿真这一块，现在把遇到的问题记录一下。在vivado中仿真DDR的时候，有一个关键的地方，就是添加DDR模型和参数。本文以黑金的开发例程来举例，程序主要包括三个部分： DDR测试程序、DDR控制程序、DDR IP核。这个时候

2024年02月13日
浏览(35)
【FPGA】MIG DDR3读写逻辑测试

笔者在之前通过microblaze软核的方式实现了DDR3芯片的读写测试，当时对于Xilinx MIG DDR控制器的理解还比较肤浅。还是想通过控制用户接口时序的方式来读写DDR，扩展和加深自己对DDR的理解。 MIG IP核配置请看我的前一篇文章【FPGA测试】Microblaze测试DDR读写_microblaze

2024年01月22日
浏览(41)