数字IC设计中的握手与反压

9月前作者：皮皮宽分类：Toy博客阅读(60) 违法举报

这篇具有很好参考价值的文章主要介绍了数字IC设计中的握手与反压。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

数字IC设计中的握手与反压

本文的主要目的是介绍清楚数字IC设计中握手和反压的原理和意义
握手反压,数字ＩＣ设计,fpga开发
如图所示，信号从输入端到A，经过模块A处理后，再送入到B模块进行处理。为了防止B错误读取A中的数据，A与B之间添加了信号Valid，只有当Valid信号为真时，A输出的数据才是有效数据，同时，为了防止B出现问题，A与B之间还加入了一个引脚Ready，B拉高该电平时，表明当前B模块可以接收、处理信号。只有当A送给B的信号有效(Valid为真)，B此时做好的准备可以接收A的数据了（Ready为真），此时，数据才被顺利的送入B中，这个过程就叫做‘握手’。

如果B没能及时的处理完A送达的数据，就会将Ready拉低，提醒A模块不要再传输数据了。此时A模块接收到B的指令，为了不让数据丢失，在B模块读取当前数据前，A模块不会更新自己输出的Data内容。由于A目前不能更新输出值，因此需要告诉A的上级模块停止数据传输，因此A模块也会拉低自己的Ready输出信号，提醒上一级暂停数据的传输。这种当后面的模块未能及时处理上级模块的输入数据时，通过一个Ready信号告诉自己前面的模块暂停数据传输的方法被称之为‘反压’。文章来源地址https://www.toymoban.com/news/detail-596056.html

到了这里，关于数字IC设计中的握手与反压的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|

1.1 索引目的本篇索引旨在收藏CSDN全站中有关数字IC领域高价值文章，在数字芯片领域中，就算将架构，设计，验证，DFT，后端诸多岗位加在一起的数量，都不及软件类一个细分方向的岗位数量多，反映在社区氛围或是开源资料的丰富度而言，数字IC领域相较于软件/互联网领

2024年02月03日
浏览(116)
数字IC/FPGA面试题目合集解析（一）

1，计算题：计算该触发器等效的建立保持时间（西安某Fabless面试笔试题） 2，计算题：计算组合逻辑的延时时间范围 3，选择题：Which of following ways cannot be used to improve timing of a hold violation path 问题：原触发器，即对于D点的建立时间，保持时间均为2ns，先由于存在线延时，对

2024年02月06日
浏览(42)
【数字 IC / FPGA】有关建立/保持时间计算的思考

最近准备一些数字IC的机试，刷到了一些有关静态时序分析的题目。有一些比较经典的题目，在这里整理分享一下。有什么疑问可以在评论区交流~互相进步假设时钟周期为Tcycle,Tsetup,Thold分别为触发器建立保持时间，为保证时需满足要求，需要满足什么样的时序关系？（T1~

2024年02月06日
浏览(45)
数字IC/FPGA面试宝典--经典60道例题详解

1.关于亚稳态的描述错误的是（A） A、多用几级寄存器打拍可以消除亚稳态。 B、亚稳态是极不稳定的，理论上来讲处在亚稳态的时间可以无限长。 C、亚稳态稳定到0或者1，是随机的，与输入没有必然的关系。 D、如果数据传输中不满足触发器的建文时间Tsu和保持时间Th，可能

2024年01月16日
浏览(51)
【数字IC/FPGA】百度昆仑芯手撕代码--累加器

已知一个加法器IP，其功能是计算两个数的和，但这个和延迟两个周期才会输出。现在有一串连续的数据输入，每个周期都不间断，试问最少需要例化几个上述的加法器IP，才可以实现累加的功能。由于加法器两个周期后才能得到结果(再将该结果作为加法器的输入进行累加

2024年02月09日
浏览(38)
【数字IC/FPGA】什么是无符号数？什么是有符号数？

虽然在日常生活中，我们已经习惯了使用10进制数字，但在由数字电路构成的数字世界中，2进制才是效率更高的选择。 10进制（decimal）计数法（一般也叫阿拉伯计数法）是在日常生活中使用得最多的一种计数法，它是一种位值记数法（positional notation）。位值计数法的意思是

2024年04月09日
浏览(40)
应届生谈薪技巧和注意事项，怎么为自己多争取1~2k（FPGA，芯片谈薪，数字IC，嵌入式，模拟IC，FPGA探索者）

找工作的终极目标：谈薪！谈高薪！今天【FPGA探索者】给大家分享一下谈薪的技巧和注意事项，别被HR轻易压价。本文适用人群：应届毕业生。 FPGA探索者 FPGA+数字IC笔试面试，无线通信物理层及数字信号处理，半导体芯片行业求职，校招社招实习，职场趣事，行业动

2024年01月25日
浏览(53)
FPGA加速技术在FPGA加速中的逻辑门复用：实现高效的数字电路设计

作者：禅与计算机程序设计艺术随着FPGA技术的飞速发展，越来越多的企业开始采用FPGA作为其核心系统硬件，而现在各个公司都在积极探索FPGA加速技术。为了让FPGA更加适合于各种应用场景，比如信号处理、图像识别等，FPGA厂商们提供了各种硬件IP核，可以帮助客户实现各种

2024年02月12日
浏览(33)
数字IC设计之——低功耗设计

目录概述背景为什么需要低功耗设计 CMOS IC功耗分析基本概念功耗的分类功耗相关构成不同层次低功耗设计方法芯片中的功耗分布以及对应的低功耗方案低功耗方案系统算法级的低功耗技术编码阶段的低功耗技术门控时钟 Clock Gating 物理实施的低功耗技术操作数分离

2023年04月18日
浏览(79)
FPGA加速技术在FPGA加速中的逻辑门变换实现实现优化：实现高效的数字电路设计

作者：禅与计算机程序设计艺术 FPGA（Field-Programmable Gate Array）即可编程门阵列，是一种集成电路可编程逻辑块，其外观类似于嵌入式系统的集成电路板，由一组并行处理器单元、存储器、输入输出接口、总线等部件构成。如今，FPGA已经广泛应用于各种各样的工业领域，可以

2024年02月07日
浏览(41)