1. Toy模板网首页
  2. > Toy博客

ISE的仿真库编译步骤

9月前 作者：一只迷茫的小狗 分类：Toy博客 阅读(40) 违法举报

这篇具有很好参考价值的文章主要介绍了ISE的仿真库编译步骤。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

Modelsim10.4与ISE14.7联合仿真
1、指定modelsim的安装位置
ise编译,fpga开发

 2、编译安装仿真库
（1）编译仿真库
点击“开始菜单 -> Xilinx ISE Design Suite 13.2 -> ISE Design Tools -> 64-bit Tools -> Simulation Library Compilation Wizard”（如果是32位PC则点击32-bit Tools），如下图所示：

ise编译,fpga开发

然后弹出如下界面：
ise编译,fpga开发
然后弹出如下界面：
ise编译,fpga开发
ise编译,fpga开发
ise编译,fpga开发

ise编译,fpga开发
 

 开始编译
ise编译,fpga开发

 这一个过程大约耗时20分钟
ise编译,fpga开发

ise编译,fpga开发
 

（2）从Process菜单，选择Process Properties...，设置Compiled Libraey Directory 
ise编译,fpga开发

（3）复制ISE安装路径下D:\ise14.7\14.7\ISE_DS\EDK modelsim.ini的 [Library] 里以下内容到madelsim安装路径下的 F:\program\Modelsim10.4   modelsim.ini的 [Library] 里，注意粘贴之前，F:\program\Modelsim10.4   modelsim.ini的属性去掉只读的勾选

secureip = D:\ise14.7\14.7\ISE_DS\EDK/secureip
unisim = D:\ise14.7\14.7\ISE_DS\EDK/unisim
unimacro = D:\ise14.7\14.7\ISE_DS\EDK/unimacro
unisims_ver = D:\ise14.7\14.7\ISE_DS\EDK/unisims_ver
unimacro_ver = D:\ise14.7\14.7\ISE_DS\EDK/unimacro_ver
simprim = D:\ise14.7\14.7\ISE_DS\EDK/simprim
simprims_ver = D:\ise14.7\14.7\ISE_DS\EDK/simprims_ver
xilinxcorelib = D:\ise14.7\14.7\ISE_DS\EDK/xilinxcorelib
xilinxcorelib_ver = D:\ise14.7\14.7\ISE_DS\EDK/xilinxcorelib_ver
uni9000_ver = D:\ise14.7\14.7\ISE_DS\EDK/uni9000_ver
cpld = D:\ise14.7\14.7\ISE_DS\EDK/cpld
cpld_ver = D:\ise14.7\14.7\ISE_DS\EDK/cpld_ver
edk = D:\ise14.7\14.7\ISE_DS\EDK/edk

粘贴之后勾选只读属性

注意粘贴的位置
ise编译,fpga开发

 此时使用Modelsim进行功能仿真或者时序仿真时，就可以通过.ini访问ise的库。

 文章来源地址https://www.toymoban.com/news/detail-596519.html

 




 

 

 

到了这里，关于ISE的仿真库编译步骤的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处： 如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：
领支付宝红包 赞助服务器费用

相关文章

  • Xilinx FPGA——ISE的UCF时序约束

    Xilinx FPGA——ISE的UCF时序约束

            时序约束是我们对FPGA设计的要求和期望，例如，我们希望FPGA设计可以工作在多快的时钟频率下等等。         设计是要求 系统中的每一个时钟都进行时序约束 。         TNM是最基本的分组约束语法，其语法定义如下：          {NET|INST|PIN} \\\"net_or_pin_or_i

    2024年02月04日
    浏览(45)
  • xilinx FPGA ROM IP核的使用（VHDL&ISE）

    xilinx FPGA ROM IP核的使用（VHDL&ISE）

    目录 1.新建工程之后 建一个ip核文件： 2.编写顶层文件或者激励文件：（一定一定点击下面这个例化模板 去对ip核进行例化） 3.查看rtl图：   4编写测试文件： 5.仿真图： 工程下载链接：https://download.csdn.net/download/qq_43811597/86488775       根据所存数据的最大值来设置数据位宽

    2024年02月08日
    浏览(49)
  • xilinx FPGA FIFO IP核的使用（VHDL&ISE）

    xilinx FPGA FIFO IP核的使用（VHDL&ISE）

    1.新建工程和ip核文件 下图显示了一个典型的写操作。拉高WR_EN，导致在WR_CLK的下一个上升边缘发生写入操作。因为FIFO未满，所以WR_ACK输出1，确认成功的写入操作。当只有一个附加的单词可以写入FIFO时，FIFO会拉高ALMOST_FULL标志。当ALMOST_FULL拉高之后，一个附加的写入将导致

    2024年02月03日
    浏览(54)
  • SES2000浅地层剖面仪自带处理软件ISE2.95的处理步骤

    SES2000浅地层剖面仪自带处理软件ISE2.95的处理步骤

    SES2000是目前市面上主流浅地层剖面仪。它的自带处理软件ISE经常和设备一起更新，造成ISE版本众多，虽然数据采集的格式都是raw，但是低版本ISE软件打不开高版本raw数据，即使软件版本相近，比如都是2.95版本序列，软件狗有时也不互相兼容。这真是令人头痛。 言归正卷，下

    2024年02月05日
    浏览(101)
  • Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）

    Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）

    ISE开发环境 ISE开发环境，可在如下Bit流文件生成选项中配置。 右键点击 Generate Programming File ，选择 Process Properties ， 在弹出的窗口选择 Configuration Options-Unused Pin ，选择 Pull Down、Pull Up或者Float 。 可以看到，除了未使用管脚，一些系统管脚，比如JTAG，Program、Done管脚等等都可

    2024年02月06日
    浏览(49)

  • ISE约束文件UCF与Vivado约束文件XDC（FPGA不积跬步101）

    ISE约束文件UCF与Vivado约束文件XDC（FPGA不积跬步101） 随着FPGA技术的日益成熟，越来越多的工程师选择使用FPGA进行嵌入式系统的设计和开发。在FPGA的设计中，约束文件的编写是非常重要的一环。而在约束文件的编写中，ISE约束文件UCF和Vivado约束文件XDC是两个非常重要的格式。

    2024年02月12日
    浏览(65)
  • ISE软件使用小结

    ISE软件使用小结

    以标号顺序进行经验总结： 放大；缩小；适应界面（一般在点击3箭头所指处之后使用，在适应界面的状态后进行放大，是查看波形的一般步骤）。 （mark）：放置轴，以便直观显示一个周期，上述波形图均采取此方式。 单点Run all会 出现波形消显的情况，还需人工判断进行暂

    2024年02月11日
    浏览(49)
  • 解决ISE安装难题

    解决ISE安装难题

    在win10上，2022年的某一天，当我再次打开ISE14.7，我惊愕地发现ISE14.7无法打开了，天真的我以为靠着重装、修改中文路径、按照以前的方面dll文件修改来换过去就好了，结果这些全都无济于事。 心灰意冷的我只好选择win7虚拟机，但这个win7版本不支持vmtools，总之一切都是那么

    2024年02月04日
    浏览(32)
  • ISE 14.7基础使用方法

    ISE 14.7基础使用方法

    https://electronics.stackexchange.com/questions/112415/the-idcode-read-from-the-device-does-not-match-the-idcode-in-the-bsdl-file https://support.xilinx.com/s/article/13529?language=en_US#:~:text=If%20both%20Initialize%20Chain%20and%20Get%20Device%20IDCODE,opened%20or%20if%20the%20devices%20were%20added%20manually.

    2024年02月05日
    浏览(44)

  • Window10安装ISE14.7闪退

            相信对于做FPGA的同行来说，逃不过Xilinx公司的芯片，而Xilinx公司的芯片又逃不过Spartan6系列，无论Xilinx怎么去强推7系列产品，Spartan6还是有大把的人在用（成本问题），虽然目前国内厂商生产的FPGA部分可替代Spartan6功能，很多精髓还是没有学习到。         相对于

    2024年02月12日
    浏览(41)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包，优惠每天领

二维码1

领取红包

二维码2

领红包