Libero使用教程(新建,仿真,下载)

这篇具有很好参考价值的文章主要介绍了Libero使用教程(新建,仿真,下载)。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

Libero使用教程(新建,仿真,下载)

教程前的吐槽

入了电子行业,少不了和FPGA打交道,但市面上主要有两种具体应该说是两家公司的FPGA的芯片,他们的程序烧录分别有不同的软件支持,互相老死不相往来,今天这个就是介绍libero,由于网络上太少关于此的教程和资源了,好不容易找到一个还TM收钱,我实在看不下去了,因此出一期相关的免费教程,请大家多多关注我,有什么问题评论区交流,回复不及时但一定会回,我们广大FPGA的小白和老白应当联合起来打破技术封锁,期待大家的关注和支持,我是只发布高质量文章的 “李白有点儿黑”。废话不哆嗦,下面开始正题。

详细步骤

6.3 Libero新建,仿真,下载教程
1.新建工程
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

Project name: 英文字母命名,可加下划线和数字
Project location: 路径选择,不要有中文路径,建议不要放在C盘
语言选择Verilog 只用关注红色框框的部分即可,没问题后点击next。
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

然后选择型号即可,框框部分就是为你的芯片选型服务的,一般都是根据这些参数进行选型。选完之后一般情况下可以直接点击finish,因为后面三步都是默认的。唯一值得注意的是第三步,如下图所示:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

其实这些不同的选项都有各自的特点,这个在网上是可以查的到的,例如:
LVTTL (Low Voltage Transistor-Transistor Logic)和LVCMOS (Low Voltage Complementary Metal-Oxide-Semiconductor)都是低电平数字电路标准,用于将数字信号传输到电子设备中。两种标准之间的主要区别在于其实现技术。LVTTL电路是使用双极性晶体管来实现的,是标准TTL电路的低电平版本。它使用5V电源供电,并具有较小的输入电阻、高速响应和较高的功率消耗。LVTTL在过去普遍用于数字电路设计中,但随着电子设备尺寸的减小和功耗需求的增加,它已经被更为低功耗的标准所取代。
LVCMOS电路使用互补金属氧化物半导体技术实现,可以在更广泛的电压范围内工作,但通常使用较低电压,例如3.3V或1.8V。LVCMOS具有较高的噪声抑制性能和功耗效率,并且适用于较高的时钟频率。它通常用于各种数字设备,例如计算机、移动设备和传感器。因此,LVTTL和LVCMOS电路都可用于数字电路中,但由于技术的差异和性能特点,它们在不同的应用场景中会有不同的选择。如果您需要设计低功耗、高性能的数字电路,则LVCMOS可能是更好的选择。如果您需要与传统TTL电路兼容的电路,则LVTTL可能更合适。所以根据自己的需求选择最合适的。

全部配置好后点击finish,出现如下图所示界面:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

点击图中红色边框按钮后,出现如下图所示界面:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

则表明新建工程成功。
点击左上角new 选择里面的hdl选项
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

选择后出现如下界面:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

名字可自己命名,不要用中文,首位必须是字母不能是别的。
然后点击OK即可。我们的.V文件创建成功了已经,可以在里面进行代码的撰写实现功能。如下图所示,我没有用系统自带的代码编辑器,所以我的界面是这样的,如下图所示:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

下面点击下图所示的下面的那个红色框框部分,就可以看到界面上方的那个框柱的
test(test.v)。
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

然后右键test(test.v),选择如下图所示的蓝色标志部分。
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

这个步骤就是编译,检测代码是否存在错误,如果编译成功会弹出如下图所示对话框:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

编译成功后需要进行仿真,仿真的前提是需要有仿真软件,例如modelsim。下面介绍仿真软件的建立。操作如下图所示:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

点击后出现如下图所示界面:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

名字自己用英文命名,一般是这样命名:tb_test。时钟周期(Clock Period)根据自己的晶振选择,40Mhz的晶振就填25,50Mhz的晶振就填20。然后点击OK出现如下图所示界面:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

我选的是20,所以对应50Mhz的晶振,仿真文件形成,还有其他代码部分需要配置的地方网上的参考可就很多了,这里就不细说了。然后回到下图所示界面:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

注意观察两个框选的位置,然后右键上方的红色框选位置tb_tst(tb_tst.v)(太急了仿真文件名字少打了个e,不过问题不大)。
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

进行编译,成功后出现下图所示对话框:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

仿真文件编译完成后即可进行仿真:回到刚开始的界面:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

双击图中红色框部分即可进入仿真页面。
仿真成功后需要配置引脚。双击下图所示框框部分即可进行管脚配置:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

出现如下图所示界面,注意框框中的内容,然后点击左上角框框中的按钮。
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

点击后如下图所示即成功:
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

然后连续关闭两个界面即可,在关闭第二个界面时会出现下图所示,点击 “是”即可。
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

配置管脚后开始烧录程序,如下图所示,烧录过程中不要随意移动工具。
libero使用教程,基于libero的FPGA开发,fpga开发,硬件工程,notepad++

烧录前双击program device,即可开始烧录,烧录成功后会出现左边的两个绿色的对勾。
完成上述步骤即成功。
祝大家一步搞定,另外,最近实在是太忙,忙着大学的毕业论文和答辩,忙着实验室任务。有空儿会出下一期的关于FPGA原理图法的一个教程,希望大家多多关注交流,打破技术封锁。文章来源地址https://www.toymoban.com/news/detail-599318.html

到了这里,关于Libero使用教程(新建,仿真,下载)的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 【STC8A8K64D4开发板】——新建工程模板之编译、下载、运行和仿真

    说明 :本章讲解的程序的编译、下载、运行和仿真适用于开发板配套的所有例程。 编译工程 这里特别说明一下,本章的讲解的重点是Keil软件的使用,因此,我们直接在“main.c”文件中输入“实验2-1-1:点灯实验”的代码,至于代码的编写和原理在后续的章节会讲解的。 图

    2023年04月11日
    浏览(100)
  • keil 新建 编译 下载与调试 详细图片说明教程

    Keil提供了包括C编译器、宏汇编、链接器、库管理和一个功能强大的仿真调试器等在内的完整开发方案,通过一个集成开发环境(μVision)将这些部分组合在一起 ——百度百科节选 如百度介绍,开发单片机的时候,可以使用keil完成 编译 下载 与调试 代码程序,那么我们该怎

    2023年04月08日
    浏览(34)
  • 基于FPGA的SRIOIP例程及仿真实现

    一、IP 创建及相关介绍         首先创建一个工程,选择相应的FPGA器件,在左边选择IP Catalog来创建SRIO IP核,现在使用的是V4.1版本的IP核,双击进入SRIO 进行设置;         设置IP时有两种模式可以选择,一种是Advance模式,一种是Basic模式,在Advance模式下可以对几个相

    2024年02月09日
    浏览(39)
  • FPGA项目(10)——基于FPGA的倒计时显示电路的设计与仿真

            本次做的题目是:基于FPGA的倒计时显示电路设计,         题目要求如下:         详细要求如下:         本次设计的代码通过了仿真。(用的是quartus自带的仿真器)         这次设计分为两个模块,一个是倒计时的控制模块,另一个是数码管

    2024年02月11日
    浏览(31)
  • Lattice3.10软件使用(新建项目-下载程序)

    1、打开软件界面 2、Next 3、各项作用 Name:该工程的名称 Location:工程存放位置(新建文件夹 Name:打开程序的名称(不建议更改,因为我看了好多程序都没改,可能是懒得 Location:打开程序的地址(一般会根据上面地址下面自动更改 4、不用管,后续填完还会出现(下面的

    2024年02月16日
    浏览(56)
  • 基于FPGA的电子密码锁设计论文(含视频代码仿真)

    写在前面:本设计仅供学习参考,不保证正确,免费分享,恳请关注一下 源码来自大佬:http://t.csdn.cn/Oxtcg 稍作改动 实物演示视频:基于FPGA的电子密码锁,Verilog HDL语言实现_哔哩哔哩_bilibili 基于FPGA的电子密码锁设计 摘要 基于FPGA的电子密码锁已经是现代生活中经常用到的工

    2024年02月08日
    浏览(52)
  • 基于FPGA的查表式运算器的设计与仿真

    随着我国的经济的发展,人们要求计算的方法更好简单和方便,尤其是在计算这个方面,所以对于运算器的设计是非常的重要的,所以为了更好的设计该设计采用了现场可编程逻辑器件FPGA设计,并基于硬件描述语言VHDL在Altera公司的Quartus Ⅱ软件上实现仿真。系统由计算部分、

    2024年02月04日
    浏览(47)
  • 基于FPGA的音乐喷泉控制Verilog代码Quartus仿真

    名称:基于FPGA的音乐喷泉控制Verilog代码Quartus仿真(文末获取) 软件:Quartus 语言:Verilog 代码功能: 基于FPGA的音乐喷泉控制 1、具有启动控制按键,按下后开始 2、喷泉具有6个喷嘴,可以手动切换三种工作模式 3、输入的音乐信号分为低音、中音、高音 4、将输入的音转换为

    2024年02月22日
    浏览(48)
  • 基于FPGA:运动目标检测(包围盒仿真工程,及一些调试问题)

          前面写了几篇关于运动目标检测的文章了: 1、基于FPGA:运动目标检测(VGA显示,原理图+源码+硬件选择) 2、基于FPGA:运动目标检测(LCD显示+串口输出,纯Verilog工程) 3、基于FPGA:运动目标检测(补充仿真结果,可用毕设)       LCD显示、VGA显示都做完了,这

    2024年02月06日
    浏览(43)
  • 基于FPGA的MSK调制波形Verilog代码Quartus仿真

    名称:基于FPGA的MSK调制波形Verilog代码Quartus仿真(文末获取) 软件:Quartus 语言:Verilog 代码功能: 基于FPGA的MSK调制波形 1、输入调制原始数据,输出MSK调制波形 2、包括差分编码模块,MSK调制模块,DDS模块,有符号乘法器模块等 1. 工程文件 2. 程序文件 3. 程序编译 4. RTL图

    2024年02月20日
    浏览(39)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包