【前端设计】使用Verdi查看波形时鼠标遮住了parameter值怎么整

这篇具有很好参考价值的文章主要介绍了【前端设计】使用Verdi查看波形时鼠标遮住了parameter值怎么整。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

盆友,你们在使用Verdi的时候,有没有遇到过鼠标遮挡着了parameter数值的场景?就跟下面这个示意图一样:

【前端设计】使用Verdi查看波形时鼠标遮住了parameter值怎么整,芯片前端经验分享与工具发布,EDA工具使用笔记,verilog,芯片,verification,IC

最可恨的是这个参数值他会跟着你的鼠标走,你想把鼠标移开看看看这个例化值到底是多大吧,这个数他跟着你的鼠标飞,就很气。

所以这个时候需要点击Verdi - Source - Parameter Annotation:

【前端设计】使用Verdi查看波形时鼠标遮住了parameter值怎么整,芯片前端经验分享与工具发布,EDA工具使用笔记,verilog,芯片,verification,IC

然后parameter的例化值就出来了: 

【前端设计】使用Verdi查看波形时鼠标遮住了parameter值怎么整,芯片前端经验分享与工具发布,EDA工具使用笔记,verilog,芯片,verification,IC

顺便,下面这个Active Annotation也可以点上,完后信号的值就显示出来了。文章来源地址https://www.toymoban.com/news/detail-602644.html

到了这里,关于【前端设计】使用Verdi查看波形时鼠标遮住了parameter值怎么整的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • Qt6使用QChartView类与鼠标事件实现波形的缩放、平移、坐标轴单轴缩放与鼠标悬停显示点的数据

            说在前面,本人也是近段时间刚开始学习Qt,实现上述功能的方法可能并不是最优,写此篇文章也是记录下学习的过程,也与大家分享一下。(在此先描述,后面会附上代码)(前面说的会比较基础)         首先,要使用QChartView类得现在.pro文件中加入:(得确保

    2024年02月09日
    浏览(39)
  • LabVIEW鼠标滚轮实现波形放大缩小(zoom)功能

    实现功能:将鼠标放在波形图曲线上,滚轮可以实现波形放大缩小功能。 代码思想:注册鼠标滚轮事件,滚轮时改变波形图横纵坐标最大值和最小值。 鼠标滚轮 方式1:github链接 https://github.com/Gnepuil79/LabVIEW.git 方式2:百度网盘 链接:https://pan.baidu.com/s/1RUBZM8dy7jGIbimpze9cSA 提取

    2024年01月16日
    浏览(56)
  • 硬件设计 之 CAN通信-DSView逻辑分析仪使用-CAN波形测试

    ** CAN,Controller Area Network,控制器局域网是用于解决汽车众多控制部件之间的数据交换而开发的一种串行数据通信总线。 ** can总线采用差分电压传输数据,分别是CANH和CANL两根总线。总线上的信号电平分为这两条线之间的差分电压。 隐形电平:两条线静态时均为2.5V左右,压差

    2024年02月02日
    浏览(50)
  • 使用modelsim设计4位全加器,并调出波形图和电路图(详细教程)

    OK , Let’s begin 一、仿真 四位全加器的代码如下 add4的代码 adder4_test的代码 1、打开modelsim10.4 选择file,选择New -- project 2、文件名可以自定义,这里命名为add (注意不能用中文) 3、选择create new file,创建一个为add4.v的文件 选择文件类型为Verilog 4、右键添加文件add4_test, 重复上述

    2024年02月02日
    浏览(40)
  • linux环境下vcs+verdi的使用

    今日感想:学习只能慢慢搭积木,想一步登天可不行啊 在vcs仿真时调用$dump函数dump出fsdb文件,随后verdi load filelist和fsdb文件来进行debug 1、 vcs两步仿真:先编译文件,生成simv可执行文件;后进行仿真 (compilation and simulation) VCS:Verilog Compiler Simulator 问题一:当设计比较大的

    2024年02月11日
    浏览(43)
  • web前端实时音频播放并绘制波形

    最新项目需要用到拉取实时声音流数据播放声音以及显示对应的波形图。如果是声音文件我们可以用 wavesurfer.js这个框架很轻松的绘制波形,但是实时声音怎么转换呢,以下是我的解决方案 后端需要将数据转换成PCM格式 我们用到下面2个库: 1.pcm-player (播放声音) 2.recorder

    2024年02月11日
    浏览(56)
  • 如何查看手机APP使用的前端框架?

    一、首先获取该APP的apk包(长按APP,点击‘分享’,分享到微信‘文件传输助手’,即可获得apk包--参考本博主上篇文章)。 二、把apk扩展名改成.zip然后解压。不同的编译软件目录结果也不一样。(为方便起见,可把apk包发送到电脑上进行后续操作)。 三、打开解压后文件

    2024年02月13日
    浏览(81)
  • 前端-如何用echarts绘制含有多个分层的波形图

    先展示一下实际的效果图 用户选择完需要的波形参数字段之后,页面开始渲染图表,有几个参数就要渲染几个grid,也就是几行波形。 拿到所选的参数数据之后 1.首先是给横坐标轴的里程-数据注入 2.修改tooltip(跟着竖线走的卡片弹窗)里面的弹出窗的显示,需要返回html模板

    2024年02月01日
    浏览(42)
  • 新手教程03:通过makefile脚本使用VCS+Verdi进行联合仿真

    目录 前言 makefile脚本的方式使用VCS 1. 自动生成 .fsdb 文件 2. 生成 filelist.f 文件 3. 书写 makefile 脚本 4. termial 中运行仿真 5. verdi 的快捷操作 总结 零基础初学数字IC,学会什么写什么,与大家一起进步。 本文主要介绍如何通过makefile脚本的方式用VCS+Verdi进行联合仿真。 因为要使

    2024年02月13日
    浏览(36)
  • HBuilderX使用uniapp中的video标签开发视频应用APP,出现视频覆盖<view>图层无法遮住等问题如何解决?

    请使用cover-image或cover-view cover-image | uni-app官网 https://uniapp.dcloud.net.cn/component/cover-image.html#cover-image   cover-view | uni-app官网 https://uniapp.dcloud.net.cn/component/cover-view.html#cover-view 情况1:如上图,注意要使用以下位置才能达到遮住的效果   情况2:如上图,就直接用cover-view自定义一

    2024年02月16日
    浏览(54)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包