【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算

这篇具有很好参考价值的文章主要介绍了【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

1.共面波导概念

共面波导(CPW):在介质基片的一个面上制作出中心导体带,并在紧邻中心导体带的两侧制作出导体平面,这样就构成了共面波导,又叫共面微带传输线。
【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算,# PCB叠层设计与阻抗计算,pcb工艺,硬件工程
共面微带传输线主要用在射频电路、射频信号线和微波信号线上。
接地共面波导(CPWG):再CPW底面增加一个接地平面,并通过via连接上下地平面。**过孔要多,至少是1/4波长,间距要均匀。**过孔会影响波导线的传输阻抗。
【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算,# PCB叠层设计与阻抗计算,pcb工艺,硬件工程

2.阻抗计算gong’mu’an

共面波导或者说射频板通常是两层板或单层板,是纯射频板。
共面波导(单面板):
【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算,# PCB叠层设计与阻抗计算,pcb工艺,硬件工程
【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算,# PCB叠层设计与阻抗计算,pcb工艺,硬件工程
接地共面波导(双面板、多面板):
【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算,# PCB叠层设计与阻抗计算,pcb工艺,硬件工程
【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算,# PCB叠层设计与阻抗计算,pcb工艺,硬件工程

隔层接地共面波导(多面板,参考层与信号层之间的层挖空):
【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算,# PCB叠层设计与阻抗计算,pcb工艺,硬件工程
【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算,# PCB叠层设计与阻抗计算,pcb工艺,硬件工程
注:尽量使线宽接近器件管脚宽度,保证管脚处阻抗连续性。

3.总结

1.计算因子
线宽与阻抗成反比
层厚与阻抗成正比
铜厚与阻抗成反比
介电常数与阻抗成反比
间距与阻抗成正比
2.阻抗计算
正确选择阻抗模型
灵活运用软件功能
3.注意事项
线宽的选择
参考路径

相关内容及图片来自《电巢》,侵删文章来源地址https://www.toymoban.com/news/detail-605203.html

到了这里,关于【PCB叠层设计与阻抗计算】5.共面导波的阻抗计算的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • PCB生产工艺流程四:PCB工艺流程第2步层压

    上一期给大家介绍了生产工艺流程的第1步——内层线路。 《生产PCB的内层线路有哪7步》 这一期给大家介绍生产工艺流程的第2步——层压,那么它的流程又有哪些步骤呢?那么我们就以层压的流程为主题,进行分析。 随着技术的发展,以及电子产品的更新换代,单面PCB已经

    2023年04月08日
    浏览(29)
  • 测试PCB线路的阻抗的方法

    1. TDR测试 TDR是利用短脉冲信号发送到测试信号线上,当信号到达另一端或者遇到不匹配点的时候就会发生反射回来。通过测量反射信号的时间和特征来判断线路的阻抗和不匹配点的位置。 TDR测试需要专业的测试设备,如时域反射仪。测试前需要按照测试要求连接测试设备,

    2024年02月11日
    浏览(24)
  • PCB制板流程及工艺

    PCB制板的流程一般包括以下几个步骤: 1.设计电路原理图和PCB布局: 首先,需要设计电路原理图和PCB布局图。电路原理图是电路的逻辑图,用于指导电路的设计和调试。PCB布局图是电路板上各个元件的布局图,包括焊盘、引脚、电源、地线等。电路原理图和PCB布局图需要使用

    2024年02月12日
    浏览(33)
  • 硬件系统工程师宝典(17)-----你的PCB符合工艺要求吗?

    各位同学大家好,欢迎继续做客电子工程学习圈,今天我们继续来讲这本书,硬件系统工程师宝典。上篇我们说到PCB设计中板子要符合EMC,信号的走线要平顺,信号回流阻抗尽量小。今天我们开始看看板子在生产制造时的工艺问题。 DFX全称是Design for X(面向产品生命周期各环

    2024年02月04日
    浏览(32)
  • 【高速PCB电路设计】1.高速PCB设计概述

    一般认为:高速电路频率≥50MHz且这部分频率电路达到1/3。 客观的讲:考虑到上升下降沿及延迟,当信号的传输路径大于1/6倍传输信号波长时,认为是高速信号。 因此,信号的传输延迟大于1/2数字信号驱动端的上升时间,则认为此类信号是高速信号并产生传输线效应,即为高

    2023年04月08日
    浏览(48)
  • PCB模块化设计05——晶体晶振PCB布局布线设计规范

    1、布局整体紧凑,一般放置在主控的同一侧,靠近主控IC。 2、布局是尽量使电容分支要短(目的:减小寄生电容,) 3、晶振电路一般采用π型滤波形式,放置在晶振的前面。 1)走线采取类差分走线; 2)晶体走线需加粗处理:8-12mil,晶振按照普通单端阻抗线走线即可;

    2024年02月12日
    浏览(32)
  • PCB设计:结构文件DXF导入、更新、PCB板框更改

    本博文主要解决以下场景问题: 1.将结构工程师输出的DXF文件导入到Allegro PCB设计中; 2.结构文件DXF多次更改导致PCB板框尺寸涉及的修改; Step1:首先进行单位精度设置,我们一般设置mil小数点二位;mm设置小数点四位。执行下面命令SetupDesign Parameter弹出下面界面。 Step2:设置

    2024年02月05日
    浏览(38)
  • PCB模块化设计09——RJ45-以太网口PCB布局布线设计规范

    以太网(Ethernet)是一种计算机局域网组网技术,该技术基于IEEE制定的IEEE 802.3标准,它规定了包括物理层的连线、电信号和介质访问层协议的内容。 以太网是当前应用最普遍的局域网技术。Ethernet的接口是实质是MAC通过MII总线控制PHY的过程。 以太网接口电路主要由MAC控制器

    2024年02月10日
    浏览(43)
  • AD21 PCB设计的高级应用(十)Gerber文件转PCB

    Altium Designer 导入 Gerber 并转换成 PCB 的操作步骤如下: (1)打开 Altium Designer 软件,执行菜单栏中“文件”→“新的”→“项目”命令,新建一个 PCB Project,并且新建一个 CAM 文档添加到工程中,如图所示。 (2)Gerber 文件有两种方法导入,一种是执行菜单栏中“文件”→“导入”→“快速

    2024年02月14日
    浏览(32)
  • PCB寄生电容和寄生电感的计算

    在高速或高频电路板中,PCB中的寄生效应非常明显,这些寄生电容和寄生电感会引起串扰、EMI、信号完整性等问题。在处理高频、高速和混合信号PCB时,需要做一些特殊处理,以减小寄生效应对信号的影响。 为了减小寄生电容和电感的影响,我们需要知道它们是怎么产生的,

    2023年04月09日
    浏览(25)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包