Vivado之VIO原理及应用-Toy模板网

这篇具有很好参考价值的文章主要介绍了Vivado之VIO原理及应用。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

虚拟输入输出（Virtual Input Output,VIO)核是一个可定制的IP核，它可用于实时监视和驱动内部FPGA的信号，如图所示。

vivado中vio,verilog,FPGA,fpga开发

可以定制VIO的输入和输出端口的数量与宽度，用于和FPGA设计进行连接。由于VIO核与被监视和驱动的设计同步，因此应用于设计的时钟约束也适用于VIO核内的元件。当使用这个核进行实时交互时，需要使用Vivado逻辑分析特性。

接下来将介绍VIO的原理及应用，内容主要包括设计原理、添加VIO核、生成比特流文件和下载并调试设计。

设计原理

设计以下源码的工程，并添加VIO核：

`timescale1ns/1ps
//
//Company:
//Engineer:
//
//CreateDate:2021/08/222358
//DesignName:
//ModuleName:top
//ProjectName:
//TargetDevices:
//ToolVersions:
//Description:
//
//Dependencies:
//
//Revision:
//Revision0.01-FileCreated
//AdditionalComments:
//
//


moduletop(
inputclk,
inputa,
inputb,
outputreg[5:0]z
);
reg[5:0]z_tmp;
wire[5:0]z_vio;
rega_tmp,b_tmp;
wirea_in,b_in;
wiresel;
wirea_vio,b_vio;
assigna_in=sel?a:a_vio;
assignb_in=sel?b:b_vio;
assignz_vio=z;

vio_0 Inst_vio(
.clk(clk),//inputwireclk
.probe_in0(z),//inputwire[5:0]probe_in0
.probe_out0(sel),//outputwire[0:0]probe_out0
.probe_out1(a_vio),//outputwire[0:0]probe_out1
.probe_out2(b_vio)//outputwire[0:0]probe_out2
);
always@(posedgeclk)
begin
a_tmp<=a_in;
 b_tmp<=b_in;
end 
always @(*)
begin
 z_tmp[0]=a_tmp & b_tmp;
 z_tmp[1]=~(a_tmp & b_tmp);
 z_tmp[2]=a_tmp | b_tmp;
 z_tmp[3]=~(a_tmp | b_tmp);
 z_tmp[4]=a_tmp ^ b_tmp;
 z_tmp[5]=a_tmp ~^ b_tmp;
end 
always @(posedge clk)
begin
z<=z_tmp;
end 

endmodule

添加VIO后的整体设计如下：

vivado中vio,verilog,FPGA,fpga开发

如上图所示，在该设计中添加一个vio核，该IP提供3个输出端口，其中probe_out0端口用于选择进入寄存器a_tmp_reg和寄存器b_tmp_reg的信号。当probe_out0输出1时，将外部端口a和b提供的信号分别连接到寄存器a_tmp_reg和寄存器b_tmp_reg;当probe_out0输出0时，将vio输出端口probe_outl和probe_out2信号连接到寄存器a_tmp_reg和b_tmp_reg。这样就可以通过vio提供的端口来控制整个FPGA的设计。此外，FPGA设计的最终输出z可以连接到vio模块的probe_in0输入端口。

添加VIO和

本节将添加VIO核，主要步骤如下所示。

第一步：用Vivado集成开发环境打开需要添加的工程。

第二步：在Vivado主界面左侧的“Flow Navigator”窗口中找到并展开PROJECT MANAGER选项。在展开项中，找到并选择“IP Catalog”选项。

第三步：在Vivado主界面的右侧窗口中，弹出“IP Catalog”标签页。在该标签页的搜索框中输入“VIO”，则在下面出现“VIO(Virtual Input/Output)”，如图所示，双击“VIO(Virtual Input/Output)”。

vivado中vio,verilog,FPGA,fpga开发

第四步：弹出“Customize IP-VIO(VirtualInput/Output)”对话框。

(1)单击“General Options”标签，如图所示，在该标签页中，按如下参数进行设置。

vivado中vio,verilog,FPGA,fpga开发

Input ProbeCount：1。
Output ProbeCount：3。
勾选 Enable Input Probe Activity Detectors前面的复选框

(2)单击“PROBE_IN Ports(0..0)”标签，如图所示，在该标签页中，按如下参数进行设置

vivado中vio,verilog,FPGA,fpga开发

(3)单击“PROBE_OUTPorts(0..2)”标签，如图所示，在该标签页中，按如下参数进行设置。

vivado中vio,verilog,FPGA,fpga开发

第五步：单击【OK】按钮，退出“Customize IP”对话框。

第六步：弹出“Generate Output Products”对话框。

第七步：单击【Generate】按钮，退出“Generate Output Products”对话框。

第八步：在“Sources”窗口中，单击“IP Sources”标签。在该标签页中，可以看到添加了名字为“vio_0”的IP核实例，如图所示。找到并展开“vio_0”选项。在展开项中，找到并展开“Instatiation Template”选项。在展开项中，选择并用鼠标左键双击vio_0.veo,打开其例化模板，如下述代码所示。

vivado中vio,verilog,FPGA,fpga开发

//-----------BeginCuthereforINSTANTIATIONTemplate---//INST_TAG
vio_0your_instance_name(
.clk(clk),//inputwireclk
.probe_in0(probe_in0),//inputwire[5:0]probe_in0
.probe_out0(probe_out0),//outputwire[0:0]probe_out0
.probe_out1(probe_out1),//outputwire[0:0]probe_out1
.probe_out2(probe_out2)//outputwire[0:0]probe_out2
);

第九步：在“Sources”窗口中，单击“Hierarchy”标签。在该标签页中，找到并展开“Design Sources”选项。在展开项中，找到并用鼠标双击top.v文件，按下述代码修改设计代码，并添加vio的例化代码。

`timescale1ns/1ps
//
//Company:
//Engineer:
//
//CreateDate:2021/08/222358
//DesignName:
//ModuleName:top
//ProjectName:
//TargetDevices:
//ToolVersions:
//Description:
//
//Dependencies:
//
//Revision:
//Revision0.01-FileCreated
//AdditionalComments:
//
//


moduletop(
inputclk,
inputa,
inputb,
outputreg[5:0]z
);
reg[5:0]z_tmp;
wire[5:0]z_vio;
rega_tmp,b_tmp;
wirea_in,b_in;
wiresel;
wirea_vio,b_vio;
assigna_in=sel?a:a_vio;
assignb_in=sel?b:b_vio;
assignz_vio=z;

vio_0Inst_vio(
.clk(clk),//inputwireclk
.probe_in0(z),//inputwire[5:0]probe_in0
.probe_out0(sel),//outputwire[0:0]probe_out0
.probe_out1(a_vio),//outputwire[0:0]probe_out1
.probe_out2(b_vio)//outputwire[0:0]probe_out2
);
always@(posedgeclk)
begin
a_tmp<=a_in;
 b_tmp<=b_in;
end 
always @(*)
begin
 z_tmp[0]=a_tmp & b_tmp;
 z_tmp[1]=~(a_tmp & b_tmp);
 z_tmp[2]=a_tmp | b_tmp;
 z_tmp[3]=~(a_tmp | b_tmp);
 z_tmp[4]=a_tmp ^ b_tmp;
 z_tmp[5]=a_tmp ~^ b_tmp;
end 
always @(posedge clk)
begin
z<=z_tmp;
end 

endmodule

第十步：保存该设计文件。

文章来源地址https://www.toymoban.com/news/detail-611650.html

到了这里，关于Vivado之VIO原理及应用的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！