zynq的PL向PS提供时钟和复位

这篇具有很好参考价值的文章主要介绍了zynq的PL向PS提供时钟和复位。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

1、前言

最近买了一块矿卡蚂蚁T9+,它的资源比EBAZ4205丰富。
需要矿卡资料包的朋友可以从这下载。里面包含蚂蚁T9+和EBAZ4205原理图和几个EBAZ4205例程,还有一些相关的pdf文档。
link

首先从fpga学起,可惜PL没有焊晶振,只好从PS端引,下面以点灯为例。

2、创建工程

打开vivado,工具栏file --> project --> new 然后一路next,器件选择xc7z010clg400-1,在最左侧点击create block designer,然后点击右侧+,添加zynq system process IP核,双击IP核,进入配置界面,可以熟悉了解各种配置,直接默认,回到IP核界面,一定要选种IP核的FCLK_CLK0和FCLK_RESET0_N ,右键选择make connection.然后在sources中选择IP核,右键选择create HDL Wrapper。
在工程上右键添加资源文件,添加verilog文件,加入点灯程序

module led_shark(   
    output      led
    );

wire sys_clk;
wire sys_rst_n;

sys_core led_use
(
    .FCLK_CLK0_0(sys_clk),
    .FCLK_RESET0_N_0(sys_rst_n)
 );

reg  [25:0] cnt;

assign led = (cnt < 26'd25_000_000)? 1'b0 : 1'b1;   

always@ (posedge sys_clk or negedge sys_rst_n)
begin 
    if(!sys_rst_n)
     begin
        cnt <= 26'd0;
     end
    else if(cnt < 26'd50_000_000)
     begin
        cnt <= cnt + 1'b1;
     end
    else
     begin
        cnt <= 26'd0;
     end
end

endmodule

再创建XDC引脚约束文件,保存,编译,生成bitstream。FPGA部分完成。菜单栏file --> export hardware.然后launch sdk,一定要选择include bitstream.进入SDK(ecplise)后,菜单栏file --> new --> application project,创建一个空工程,在自己工程src文件夹中新建main.c,然后输入

#include "xparameters.h"
#include "xplatform_info.h"

int main(void){
  while(1){
  }
}

至此所有工程创建完成。

3、运行

将板子上电,接上仿真器,在SDK中,点击菜单栏xinlinx --> programe fpga后,再依次点击工具栏的build 和 run,然后可以看见板子上的灯闪烁。
工程源码:link文章来源地址https://www.toymoban.com/news/detail-617365.html

到了这里,关于zynq的PL向PS提供时钟和复位的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • zynq pl访问ps ddr

    在 xilinx mpsoc 平台上进行 Linux 软件开发,不可避免的会涉及到 PS 与 PL 之间的数据交互。这个 系列 介绍一种 基于 DDR 的信息交互方式 。 这篇文章首先介绍下 如何从系统中“偷”内存 。 交互流程: PS 写入数据到 DDR 中,使用中断通知 PL,PL 从协商好的 DDR 中读取数据; PL 写

    2024年02月01日
    浏览(39)
  • ZYNQ学习笔记(四):PL与PS数据交互——基于BRAM IP 核的(PS端读写+PL端读)控制实验

    说起PS、PL数据交互,常见的有IO方式:MIO EMIO GPIO,还有利用BRAM或FIFO等,在上一篇文章ZYNQ学习笔记(三):PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS(写)与PL(读)的数据交互,那么这篇文章来学习如何使用BRAM~ 本次实验

    2024年02月05日
    浏览(42)
  • ZYNQ PS与PL通过AXI-LITE连接,在Linux下直接读写PL的物理地址,实现PS与PL的交互

    ZYNQ开发,如果PL与PS的交互方式仅为AXI-Lite总线的话,在Linux下可以通过直接访问PL的寄存器物理地址来实现PS-PL的数据交互。 测试代码的PC开发平台为Ubuntu18.04,QT5。 ZYNQ为7020,并移植了Linux系统和Ubuntu16.04的最小系统。 将PL的程序封装成IP核,通过AXI-LITE与PS连接,对外是18个寄

    2024年04月10日
    浏览(34)
  • FPGA_ZYNQ (PS端)开发流程(Xilinx软件工具介绍)

            针对不同的应用领域,Xilinx 公司设计开发了各种逻辑资源规模和集成各 种外设功能的Zynq SOC器件,包括专为成本优化的Zynq-7000平台,面向高性 能实时计算应用领域的 Zynq UltraScale+ MPSoC,面向射频通信的 ZynqUltraScale+ RFSoC,以及具备高度可扩展特性的自适应加速平台

    2024年01月16日
    浏览(52)
  • ZYNQ通过AXI DMA实现PL发送连续大量数据到PS DDR

    硬件:ZYNQ7100 软件:Vivado 2017.4、Xilinx SDK 2017.4   ZYNQ PL 和 PS 的通信方式有 AXI GPIO、BRAM、DDR等。对于数据量较少、地址不连续、长度规则的情况,BRAM 比较适用。而对于传输速度要求高、数据量大、地址连续的情况,比如 ADC,可以通过 AXI DMA 来完成。 1、硬件设计 1.1 ZYNQ7

    2024年02月04日
    浏览(30)
  • ZYNQ使用AXI DMA(Scatter/Gather)模式进行PL与PS数据交互附源码(ps端移植freertos或者裸机)

    AXI DMA 操作需要先提供一个在内存中驻留的不变空间,用于存储需要进行的DMA操作。形容这“每一次操作”的东西叫做Buffer Descriptor,缩写叫BD,这些BD是连接成链表的形式的,因为BD会动态增加,而预先分配存储BD的空间是恒定的,因此BD被连成一个环(BD Ring),其实就是一个循

    2024年02月09日
    浏览(29)
  • FPGA的PS还有什么PL是什么意思

    在FPGA中 PS: 处理系统 (Processing System) :就是与FPGA无关的ARM的SOC的部分。 PL: 可编程逻辑 (Progarmmable Logic) : 就是FPGA部分。之所以叫PL,而不是叫FPGA,用英文简写可能便于理解区分,或者显得比较专业吧(/滑稽脸) 对于ZYNQ,,就是两大功能块,PS 部分和 PL部分, ARM的SOC部分,

    2024年02月11日
    浏览(29)
  • FPGA----ZCU106基于axi-hp通道的pl与ps数据交互(全网唯一最详)

    1、大家好,今天给大家带来的内容是,基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧(PS侧数据发送至PL侧并没有实现,但是保留了PL读取PS测数据的接口) 2、如果大家用到SoC这种高级功能,那大家应该对于AXI4协议已经很熟悉了,但本文侧重点为初学者直接提供可以上

    2023年04月24日
    浏览(34)
  • 基于ZYNQ PS-SPI的Flash驱动开发

                    本文使用PS-SPI实现Flash读写,PS-SPI的基础资料参考Xilinx UG1085的文档说明,其 基础使用方法 是,配置SPI模式,控制TXFIFO/RXFIFO,ZYNQ的IP自动完成发送TXFIFO数据,接收数据到RXFIFO,FIFO深度为128Byte。本文介绍了使用PS-SPI的Flash开发。 硬件平台:Xilinx ZYNQ Flash芯片

    2024年03月23日
    浏览(28)
  • ZYNQ ARM+FPGA双目立体视觉控制器设计与实现(一)

    通过 ZYNQ 板卡实现 FPGA+ARM 架构的双目立体视觉系统 本设计采用实验室自主开发的 Zynq-7020 板卡,提出了基于 FPGA+ARM 架构的双 目立体视觉的软硬件系统设计方案。根据对系统软硬件功能划分, PL(FPGA) 端主要实现 了双目摄像头图像的采集存储和 HDMI 显示, PS(ARM) 端主要实现了

    2024年02月10日
    浏览(43)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包