1. Toy模板网首页
  2. > Toy博客

Vivado进行自定义IP封装

9月前 作者：一只迷茫的小狗 分类：Toy博客 阅读(37) 违法举报

这篇具有很好参考价值的文章主要介绍了Vivado进行自定义IP封装。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

一. 简介

        本篇文章将介绍如何使用Vivado来对上篇文章(FPGA驱动SPI屏幕)中的代码进行一个IP封装，Vivado自带的IP核应该都使用过，非常方便。

        这里将其封装成IP核的目的主要是为了后续项目的调用，否则当我新建一个项目的时候，我需要将其对应的.v文件全部添加进工程里面来，当涉及需要添加不同工程的.v文件较多的时候，会变的非常麻烦。 基于此目的，这篇文章。

二. IP封装

        先创建一个文件夹，以后封装的IP全部放到这个文件夹里面，便于管理。

1. 选择要封装的模块

        打开一个Vivado工程，然后将需要封装的模块设置为top。

Vivado进行自定义IP封装,FPGA,fpga开发

然后点击这个，即可进入封装IP的界面

Vivado进行自定义IP封装,FPGA,fpga开发

2. 封装类型选择

第一个选项默认，然后第二个看是否需要AXI4接口，进行勾选。

Vivado进行自定义IP封装,FPGA,fpga开发

3. 封装后IP存放的路径

这里选择IP生成后存放的路径

Vivado进行自定义IP封装,FPGA,fpga开发

接下来来就一直点击next和ok即可。

4. IP编辑

最后会进入到这个界面

  • Identification：设置IP的名字以及版本相关的信息

  • Campatibility:  IP生成后，支持那些器件

  • File Groups : 生成的IP包括那些文件

  • Customization Parameters :  设置IP参数的默认值，以及类型。

  • Review and Pakage ： 生成IP

Vivado进行自定义IP封装,FPGA,fpga开发

可以看到，默认情况下，除了有警告以外，是没有任何错误的，可以直接点击 Re-Package IP进行生成

Vivado进行自定义IP封装,FPGA,fpga开发

到此为止，我们的IP就生成完成了，看到文件夹下就多了这三个文件。

Vivado进行自定义IP封装,FPGA,fpga开发

三. 自定义的IP使用

1. 添加自定义IP路径

在菜单栏Tools下的Settings进行添加

Vivado进行自定义IP封装,FPGA,fpga开发

添加完成后，就可以在IP Catalog下看到我们自己的IP核了。

Vivado进行自定义IP封装,FPGA,fpga开发

双击就可以进行参数配置，确认就可以添加到工程里面来了

Vivado进行自定义IP封装,FPGA,fpga开发

和官方自带的使用完全一样。

        这样就完成了自定义IP的封装与使用了，是不是很简单，点点点就可以啦，本次也仅仅介绍了一个IP封装的流程，其中很多细节性的东西都没有涉及到。

        当然复杂点的话，可能需要自己下点功夫，学习一个官方手册。例如说生成的IP核是不带源代码的(本次生成的IP核是带源代码的。文章来源地址https://www.toymoban.com/news/detail-622676.html

到了这里，关于Vivado进行自定义IP封装的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处： 如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：
领支付宝红包 赞助服务器费用

相关文章

  • 【FPGA】 十二、Vivado DDS IP核实现扫频信号

    【FPGA】 十二、Vivado DDS IP核实现扫频信号

    文章目录 前言 一、DDS IP核概述 二、DDS IP核配置 三、调用DDS IP核 总结     在我前面的工程中，都是一些比较通用的设计工程，没有用到哪一家的IP核，所以代码具有很好的移植性；今天我就来讲一下基于Xilinx厂家的芯片做一期DDS的设计与验证，这里我所采用的EDA工具是Viva

    2024年02月03日
    浏览(43)
  • FPGA开发环境 Vivado

    FPGA开发环境 Vivado

    Vivado是Xilinx系列FPGA开发环境。本文记载收录了vivado常用开发技巧，随机记录、随时更新。。。 任何Xilinx相关问题都可到WELCOME TO XILINX SUPPORT!查询 静态时序分析（Static Timing Analysis, STA）：简介及内容导航 VIVADO的综合属性ASYNC_REG 在XDC中作如下约束，表示对名字末尾为 _cdc_to 的寄

    2024年02月11日
    浏览(54)
  • FPGA开发环境安装VIVADO

    FPGA开发环境安装VIVADO

     BASYS3开发板使用的是 Xilinx 厂商的 Artix-7 FPGA 芯片，所以要使用 Xilinx 提供的配套开发软件 Vivado ，我使用的是 Vivado 18.3 。Vivado 18.3 的版本相对来说是较为稳定的，所以推荐给大家这个版本当然 读者也可安装更新的版本，安装步骤都是大同小异的。 第一步： 找到 Vivado 2018.

    2024年02月09日
    浏览(88)
  • FPGA中FIFO的应用（三）——Vivado FIFO IP核的调用

    FPGA中FIFO的应用（三）——Vivado FIFO IP核的调用

    ⭐️作者简介： 小瑞同学 ，一个努力精进的 FPGA 和通信学习者。 🍎个人主页：小瑞同学的博客主页 🌻个人信条：越努力，越幸运！ ⏰日期：2023.12.6 🔍来源：自学经历 📖文章内容概述：简单介绍了 FIFO IP核 常用参数的配置，通过仿真分析了异步IP的 读写数据 过程。 连载

    2024年01月18日
    浏览(40)
  • xilinx FPGA 除法器ip核（divider）的学习和仿真（Vivado）

    xilinx FPGA 除法器ip核（divider）的学习和仿真（Vivado）

    在设计中，经常出现除法运算， 实现方法 ： 1、移位操作 2、取模取余 3、调用除法器IP核 4、查找表 简单学习除法器IP。 网上很多IP翻译文档，不详细介绍，记录几个重要的点： 1、三种算法模式(不同模式所消耗的资源类型不同) 2、分清除数和被除数；余数模式的选择 3、延

    2024年04月28日
    浏览(139)
  • xilinx FPGA 乘法器ip核（multipler）的使用（VHDL&Vivado）

    xilinx FPGA 乘法器ip核（multipler）的使用（VHDL&Vivado）

    一、创建除法ip核  可以选择两个变量数相乘，也可以选择一个变量输入数据和一个常数相乘 可以选择mult（dsp资源）或者lut（fpga资源） 可以选择速度优先或者面积优先 可以自己选择输出位宽 还有时钟使能和复位功能  二、编写VHDL程序:声明和例化乘法器ip核 三、编写仿真程

    2024年02月11日
    浏览(62)

  • FPGA开发必备软件——Vivado，安装教程

    FPGA开发必备软件——Vivado，安装教程 如果你想开始FPGA的开发学习，那么Vivado是一个不可或缺的软件。它是Xilinx推出的一款针对FPGA、SoC和ASIC开发的综合设计环境。在这里，我们详细介绍如何下载、安装和配置Vivado软件。 在Xilinx官网上注册一个账号。注册时需要提供自己的邮

    2024年02月13日
    浏览(45)
  • FPGA实战 -- UART --- 封装UART IP核

    FPGA实战 -- UART --- 封装UART IP核

    FPGA基础 – 通信协议 — 了解UART以及电脑串口环境准备 FPGA实战 – UART — 实现串口回环（加FIFO） 咱们已经学习了UART协议，并且编写了串口回环的代码。每次一些项目遇到串口的时候都要对 RX 或者 TX 代码进行修改，像本人这种非非非非常懒的人，肯定不愿意经常修改代码，

    2024年02月21日
    浏览(37)
  • 【FPGA】十三、Vivado MIG IP核实现DDR3控制器（1）

    【FPGA】十三、Vivado MIG IP核实现DDR3控制器（1）

    文章目录 前言 一、DDR3基础知识 二、MIG  IP核的配置 三、DDR3 IP核用户端接口时序 1、DDR3 IP核接口说明 2、DDR3 IP核读写时序 ① 写命令时序：  ② 写数据时序：  ③ 读数据时序： 总结         我们在进行FPGA开发应用当中，经常会用到存储器来保存数据，常用的存储器有RO

    2024年02月16日
    浏览(77)
  • 【FPGA】Vivado开发流程（基于2018.3版本）

    【FPGA】Vivado开发流程（基于2018.3版本）

    基本流程：①设计定义 ②设计输入 ③分析综合 ④功能仿真 ⑤布局布线 ⑥分析性能   双击 Vivado图标即可启动 Vivado 软件。 ①Quick Start 组包含有 Create Project（创建工程） Open Project（打开工程）OpenExample Project（打开实例工程）。 ②Tasks 组包含有 Manage IP（管理 IP） Open Hardw

    2024年02月14日
    浏览(39)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包，优惠每天领

二维码1

领取红包

二维码2

领红包