[HDLBits] Always if2

9月前作者：向盟约宣誓分类：Toy博客阅读(37) 违法举报

这篇具有很好参考价值的文章主要介绍了[HDLBits] Always if2。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

The following code contains incorrect behaviour that creates a latch. Fix the bugs so that you will shut off the computer only if it's really overheated, and stop driving if you've arrived at your destination or you need to refuel.

[HDLBits] Always if2,HDLBits,verilog,fpga开发,fpga

This is the circuit described by the code, not the circuit you want to build.

always @(*) begin
    if (cpu_overheated)
       shut_off_computer = 1;
end

always @(*) begin
    if (~arrived)
       keep_driving = ~gas_tank_empty;
end

// synthesis verilog_input_version verilog_2001
module top_module (
    input      cpu_overheated,
    output reg shut_off_computer,
    input      arrived,
    input      gas_tank_empty,
    output reg keep_driving  ); //

    always @(*) begin
        if (cpu_overheated)
           shut_off_computer = 1;
        else
           shut_off_computer = 0;
    end

    always @(*) begin
        if (~arrived)
           keep_driving = ~gas_tank_empty;
        else
           keep_driving = 0;
    end

endmodule

说实话没看太懂，就补全条件而已文章来源地址https://www.toymoban.com/news/detail-629447.html

到了这里，关于[HDLBits] Always if2的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

Verilog 过程结构（initial， always）

过程结构语句有 2 种，initial 与 always 语句。它们是行为级建模的 2 种基本语句。一个模块中可以包含多个 initial 和 always 语句，但 2 种语句不能嵌套使用。这些语句在模块间并行执行，与其在模块的前后顺序没有关系。但是 initial 语句或 always 语句内部可以理解为是顺序

2024年02月06日
浏览(34)
(Verilog) wire和reg，以及always

For combinational always blocks, always use a sensitivity list of (*). Explicitly listing out the signals is error-prone (if you miss one), and is ignored for hardware synthesis. If you explicitly specify the sensitivity list and miss a signal, the synthesized hardware will still behave as though (*) was specified, but the simulation will not and not matc

2024年02月14日
浏览(38)
Verilog Tutorial（5）使用always块实现时序逻辑电路

在自己准备写verilog教程之前，参考了许多资料----FPGA Tutorial网站的这套verilog教程即是其一。这套教程写得不错，只是没有中文，在下只好斗胆翻译过来（加了自己的理解）分享给大家。这是网站原文：https://fpgatutorial.com/verilog/ 这是系列导航：Verilog教程系列文章导航这篇文

2023年04月21日
浏览(34)
Verilog基本代码结构及常用语句always、begin...end解读

在老板的要求下，我开始学习接触FPGA相关内容。而我们所用到的FPGA综合开发软件为vivado，虽然还没练习时长两年半，但也有一定的经验，接下来我把学习中遇到的问题记录如下，希望能帮助到刚入门的萌新。如果有一定的语言基础（例如c、matlab、Python等等），则搞懂以下问

2024年02月05日
浏览(53)
HDLbits---Verilog Language---Procedures

2024年02月13日
浏览(54)
verilog学习 | HDLBits：在线学习答案

HDLBits 在提供 Verilog 基础语法教程的同时，还能够在线仿真 Verilog 模块。以下是各单元解法答案。希望可以帮助您了解 Verilog 的工作原理。 HDLBits 在提供 Verilog 基础语法教程的同时，还能够在线仿真 Verilog 模块。 ⚠️ 注意：顶层的模块名称和端口名称 top_module 不能更改，否

2024年02月16日
浏览(33)
Verilog刷题[hdlbits] ：Module add

You are given a module add16 that performs a 16-bit addition. Instantiate two of them to create a 32-bit adder. One add16 module computes the lower 16 bits of the addition result, while the second add16 module computes the upper 16 bits of the result, after receiving the carry-out from the first adder. Your 32-bit adder does not need to handle carry-in (assu

2024年02月06日
浏览(44)
HDLbits---Verilog Language---module:Hierarchy

2024年02月15日
浏览(41)
HDLBits-Verilog学习记录 | Verilog Language-Modules（1）

practice:You may connect signals to the module by port name or port position. For extra practice, try both methods. 两种方法： 1、You may connect signals to the module by port name 注：mod_a的端口与top_module的输入输出端口顺序一致，按照位置从左到右适配 2、port position 注：这里直接将两者进行绑定 practice： Thi

2024年02月11日
浏览(36)
【FPGA Verilog开发实战指南】初识Verilog HDL-基础语法

就是用代码来描述硬件结构语言有VHDL与Verilog HDL Verilog HDL 是从C语言来的，学的快 ###例子也叫保留字，一般是小写 module 表示模块的开始 endmodule 模块的结束模块名一般与.v文件的名字一致输入信号 input 输出信号 output 既做输入也做输出 inout 需要一些变量和参数对输

2024年02月21日
浏览(43)