1. Toy模板网首页
  2. > Toy博客

SOC FPGA之流水灯设计

9月前 作者：STATEABC 分类：Toy博客 阅读(39) 违法举报

这篇具有很好参考价值的文章主要介绍了SOC FPGA之流水灯设计。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

一、DS-5简介

        Altera Soc EDS开发套件的核心是Altera版ARM Development Studio 5(DS-5)工具包，为SoC器件提供了完整的嵌入式开发环境、FPGA自适应调试和对Altera工具的兼容。

1.1 DS-5 eclipse破解

首先下载破解器

然后进入cmd运行，进入到破解器所在文件夹

SOC FPGA之流水灯设计,fpga开发

 然后输入patcher.exe --license ?:licensepath

SOC FPGA之流水灯设计,fpga开发

最后显示.dat文件即可，将license添加到eclipse中就好了

SOC FPGA之流水灯设计,fpga开发

1.2 ARM编译器

        ARM编译器用于生成面向ARM、Thumb、Thumb22、VFP和NEON指令集的应用程序。
        ARM编译器工具链可用于编译由C、C++或ARM汇编语言源代码编写的程序，可以为32位ARM、16位Thumb和Thumb-2指令集生成优化代码，并支持完整的符号ISO标准的C和C++代码，通过向量化NEON编译器支持NEON SIMD指令集。

1.3 GNU编译器

        Altera Soc EDS自带的裸机GNU编译工具是基于ARM架构的处理器，用于编译Linux应用程序，可以直接从命令行直接启动，也可以在Eclipse中创建Linux可执行程序项目从而调用此套编译器。

二、基于ARM编译器的流水灯实例

2.1 创建项目

新建C Project

SOC FPGA之流水灯设计,fpga开发

用SOC EDS提供的HALIB中给的API访问板上硬件，所以需要在项目编译选项中添加HWLIB路径
选择主菜单Project->Properties，在弹出的Properties for LedWater对话框中点击Includes

SOC FPGA之流水灯设计,fpga开发

本实例要添加的是项目编译时需要包含的HALIB路径，点击Include path(-I)，通过File system选择<SocEDS安装路径>\ip\altera\hps\altera_hps\hwlib\include

SOC FPGA之流水灯设计,fpga开发

在C项目中添加主程序main.c，File->New->Source File

SOC FPGA之流水灯设计,fpga开发

创建硬件设备描述头文件hps_0.h
SOC EDS提供了由Qsys硬件系统信息转换为软件开发所需设备描述头文件的工具swinfo2header，通过Shell进入Qsys工程所在目录并输入

sopc-create-header-files soc_system.sopcinfo -single hps_0.h -module hps_0

SOC FPGA之流水灯设计,fpga开发

根据.sopcinfo文件生成hps_0.h文件，并将其拷贝至Eclipse当前项目目录中
SOC FPGA之流水灯设计,fpga开发

另一种生成hps_0.h文件是编写Shell脚本generate_hps_qsys_header.sh

#!/bin/sh
sopc-create-header-files\
"/cygdrive/d/chapter7/Hardware/soc_system.sopcinfo"
--single hps_0.h
--module hps_0

脚本文件编译完成后将其保存在当前项目目录中，在命令行中切换到当前项目目录，然后执行哎脚本，即可在当前项目目录下生成 hps_0.h

在Eclipse中右键点击项目名称选择Refresh就可以看到hps_0.h文件已经被添加至当前项目

SOC FPGA之流水灯设计,fpga开发

将<SocEDS安装路径>\embedded/\ip\altera\hps\altera_hps\hwlib\src\hwmgr中的看门狗驱动程序alt_watchdg.c拷贝至项目目录并对其进行裁剪

#include <stdint.h>
#include <stdbool.h>
#include "socal/hps.h"
#include "socal/socal.h"
#include "socal/alt_rstmgr.h"
#include "socal/alt_l4wd.h"
#include "hwlib.h"
#include "alt_mpu_registers.h"
#include "alt_watchdog.h"
#include "alt_clock_manager.h"

#define WDOG_RESET_KEY           0x00000076
#define ALT_WDOG_RST_WIDTH       8             //8个或更多MPU时钟周期


bool cpu_wdog_in_gpt_mode(void)
{
    return !(alt_read_word(CPU_WDTGPT_TMR_BASE + WDOG_CTRL_REG_OFFSET) & WDOG_WDT_MODE);
}

/****************************************************************************************/
/* 启动指定看门狗定时器                                                                 */
/****************************************************************************************/
ALT_STATUS_CODE alt_wdog_start(ALT_WDOG_TIMER_t tmr_id)
{
    ALT_STATUS_CODE     ret = ALT_E_BAD_ARG;    //返回值
    uint32_t            regdata;                //定义数据变量


    if (tmr_id == ALT_WDOG_CPU)
    {
        regdata = alt_read_word(CPU_WDTGPT_TMR_BASE + WDOG_CTRL_REG_OFFSET);
        alt_write_word(CPU_WDTGPT_TMR_BASE + WDOG_CTRL_REG_OFFSET, regdata | WDOG_TMR_ENABLE);
        ret = ALT_E_SUCCESS;
    }
    else if ((tmr_id == ALT_WDOG0) || (tmr_id == ALT_WDOG0_INIT))
    {
        regdata = alt_read_word(ALT_L4WD0_WDT_CR_ADDR);
        alt_write_word(ALT_L4WD0_WDT_CR_ADDR, regdata | ALT_L4WD_CR_WDT_EN_SET_MSK);
        ret = ALT_E_SUCCESS;
    }
    else if ((tmr_id == ALT_WDOG1) || (tmr_id == ALT_WDOG1_INIT))
    {
        regdata = alt_read_word(ALT_L4WD1_WDT_CR_ADDR);
        alt_write_word(ALT_L4WD1_WDT_CR_ADDR, regdata | ALT_L4WD_CR_WDT_EN_SET_MSK);
        ret = ALT_E_SUCCESS;
    }
    return  ret;
}

/****************************************************************************************/
/* 重新加载计数器的倒数计时器，并重启看门狗定时器                                       */
/* 可以在看门狗定时器计数结束前任意时刻重启定时器                                       */
/* 本质上是清除中断                                                                     */
/****************************************************************************************/
ALT_STATUS_CODE alt_wdog_reset(ALT_WDOG_TIMER_t tmr_id)
{
    uint32_t                regdata;        //定义读数据


    if (tmr_id == ALT_WDOG_CPU)
    {
        regdata = alt_read_word(CPU_WDTGPT_TMR_BASE + WDOG_LOAD_REG_OFFSET);
        alt_write_word(CPU_WDTGPT_TMR_BASE + WDOG_LOAD_REG_OFFSET, regdata);     //验证硬件操作

        if (cpu_wdog_in_wdt_mode())
        {
            alt_write_word((CPU_WDTGPT_TMR_BASE + WDOG_RSTSTAT_REG_OFFSET), WDOG_RST_STAT_BIT);   //根据当前模式，清除复位位
        }
        else
        {
            alt_write_word((CPU_WDTGPT_TMR_BASE + WDOG_INTSTAT_REG_OFFSET), WDOG_INT_STAT_BIT);   //清除中断状态位
        }
    }
    else if ((tmr_id == ALT_WDOG0) || (tmr_id == ALT_WDOG0_INIT))
    {
        alt_write_word(ALT_L4WD0_WDT_CRR_ADDR, WDOG_RESET_KEY);               //重启计数器，清除看门狗0定时器中断
    }
    else if ((tmr_id == ALT_WDOG1) || (tmr_id == ALT_WDOG1_INIT))             //重启计数器，清除看门狗1定时器中断
    {
        alt_write_word(ALT_L4WD1_WDT_CRR_ADDR, WDOG_RESET_KEY);
    }
    else { return  ALT_E_BAD_ARG; }
    return ALT_E_SUCCESS;
}

ARM链接器支持分散加载机制，可通过一个描述性分散文件(*.scat)指定链接生成可执行影响存储器映射情况，使开发人员完全控制映像各部分的组织、布局情况。分散文件通常用于控制需要复杂存储器映射的映像。

创建分散文件OnchiioRAM.scat，选择File->New->Other ，在Scatter File Editor中选择Scatter File

SOC FPGA之流水灯设计,fpga开发

流水灯仅需对映像存储器映射进行控制，控制映像在片内65KB的OnchipRAM连续的存储区域加载执行，地址映射为0xFFFF0000~0xFFFFFFFF，编辑该分散文件内容如下：

PCRAM 0xFFFF0000 0x10000
{
    ;APP code region
    APP_CODE +0
    {
        *(+RO,+RW,+ZI)
    }
    ;Application heap and stack
    ARM_LIB_STACKHEAP 0xFFFF8000 EMPTY 0x8000
    {}
}

保存编辑好的Scatter文件并保存该文件，再次打开该文件即可看到映像加载区和执行区两种存储器映像视图

SOC FPGA之流水灯设计,fpga开发

编辑主程序文件main.c，使板上LED呈现流水灯实验现象

/************/
/*LedWater example*/
/************/

#include <stdio.h>
#include "hwlib.h"
#include "alt_watchdog.h"
#include "socal\socal.h"
#include "socal\hps.h"
#include "socal\alt_gpio.h"
#include "socal\alt_rstmgr.h"
#include "socal\alt_l4wd.h"
#include "hps_0.h"

void delay(int time);    //delay function declaration

int main()
{
	int i = 0x01000000;
	int j = 0x00000001;
    alt_wdog_start (ALT_WDOG0);                              //start the watchdog
	alt_write_word(ALT_RSTMGR_BRGMODRST_ADDR, 0x00000000);   //remove bridge reset mode
	alt_write_word(ALT_GPIO1_SWPORTA_DDR_ADDR,0x0F000000);   //set GPIO1 direction as output

	while( 1 )
	{
		alt_write_word(ALT_GPIO1_SWPORTA_DR_ADDR,        i);   //update led state controled by GPIO1 value
	    alt_write_word(ALT_LWFPGASLVS_OFST + LED_PIO_BASE, j); //update led state controled by FPGA peripheral

		if ( (i & 0x0F000000) == 0x08000000 )i = 0x01000000;
		else
			i = i << 1;
		if ( (j & 0x0000000F) == 0x00000008 )j = 0x00000001;
		else
			j = j << 1;
        delay(100000000);  //delay
		alt_wdog_reset(ALT_WDOG0);    //kick the watchdog
    }
	return 1;
}
void delay(int time)
{
	int k;
	for( k=0; k<time; k++ );
}

2.2 项目编译

在编译之前需要为ARM Linker指定生成可执行程序所需的分散文件OnchiioRAM.scat

在Properties中选择ARM Linker->Image Layout，选择文件

SOC FPGA之流水灯设计,fpga开发

在注册单选择Project->Build Project或者工程名右键Build Project
编译过程中可在Console窗口查看相关信息，整个编译过程为先启动ARM C Compiler进行编译生成目标文件，再启动ARM C Linker链接为可执行程序，最后生成LedWater.axf可执行程序映象

将之前生成的software\spb_bsp\uboot-socfpga\spl\u-boot-spl拷贝至当前目录，将.sof文件下载之FPGA中即可。文章来源地址https://www.toymoban.com/news/detail-632403.html

到了这里，关于SOC FPGA之流水灯设计的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处： 如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：
领支付宝红包 赞助服务器费用

相关文章

  • 5.2 FPGA：基于verilog的LED流水灯设计（多种方法）

    5.2 FPGA：基于verilog的LED流水灯设计（多种方法）

    目录 设计目标：8个LED灯以每0.5s的速率进行循环闪烁 方法1：移位法实现 设计模块 仿真代码 实验结果  方法2：循环移位方法  设计模块 方法3：使用三八译码器实现流水灯 顶层模块 底层模块 当仿真时时间长，可以减小设计代码的计数次数，对分析移位功能没有影响。 设计

    2024年02月06日
    浏览(42)
  • FPGA开发之Vivado安装及HLS环境配置，并实现流水灯实例

    FPGA开发之Vivado安装及HLS环境配置，并实现流水灯实例

    HLS(High-Level Synthesis)高层综合，就是将 C/C++的功能用 RTL 来实现，将 FPGA 的组件在一个软件环境中来开发，这个模块的功能验证在软件环境中来实现，无缝的将硬件仿真环境集合在一起，使用软件为中心的工具、报告以及优化设计，很容易的在 FPGA 传统的设计工具中生成 IP。

    2024年02月05日
    浏览(49)
  • 流水灯——FPGA

    流水灯——FPGA

    环境： 1、Quartus18.0 2、vscode 3、板子型号：EP4CE6F17C8 要求： 每隔0.2s循环亮起LED灯 从LED0开始亮起到LED3又回到LED0循环往复。 流水灯 这里使用了拼接符对LED进行处理加上一个0.2s的计时器进行控制即可。 led流水灯

    2024年02月16日
    浏览(45)

  • fpga--流水灯

    fpga流水灯的设计 思路：外部时钟频率50mhz，若要实现每隔0.5s闪烁一次，则使用内部计数器计数到24999999拉高一个周期电平，当电平被拉高的时候，进行LED灯电平的设置，每次检测到高电平，就进行一位LED灯的设置，进行循环设置，就形成了流水灯的设计。 测试代码  

    2024年02月15日
    浏览(39)
  • FPGA学习——点亮流水灯

    FPGA学习——点亮流水灯

    在FPGA开发板中，一般板载LED默认高电平点亮，因此我们只需要将想要亮起的LED赋值为1即可。 本入门实验要求为每隔1s开发板上的LED轮流亮起，因此我们需要一个1s的计数器， 由于开发板晶振时钟为50MHz，因此我们计数50_000_000即为1s。 注意：为了后续方便仿真所以这里MAX设置

    2024年02月13日
    浏览(47)
  • 按键控制流水灯方向——FPGA

    按键控制流水灯方向——FPGA

    环境： 1、Quartus18.0 2、vscode 3、板子型号：EP4CE6F17C8 要求： 按键1按下，流水灯从右开始向左开始流动，按键2按下，流水灯从左开始向右开始流动，按键3按下LED每隔1s进行亮灭，按键4按下LED常亮。 “自锁”是指开关能通过锁定机构保持某种状态（通或断），“轻触”是说明操

    2024年02月07日
    浏览(44)
  • FPGA学习——verilog实现流水灯

    FPGA学习——verilog实现流水灯

    学习芯片： EP4CE6F17C8 verilog代码如下： 配置引脚，查看芯片的指导书： 烧录运行结果如下： 如图我们可以看见开发板上四个led灯同时被电亮。 代码如下： 配置引脚，查看clock和key的引脚： 运行结果如下图： 此时可以看见四个led灯同时闪烁。 流水灯代码实现： 实验效果图如

    2024年02月16日
    浏览(52)
  • FPGA入门————LED流水灯（超详细教程）

    FPGA入门————LED流水灯（超详细教程）

    本文使用软件为vivado，其实用哪个软件都是一样的，主要是掌握核心编程思想。 如有需要下载vivado软件下载可以参考： vivado及ISE各版本软件下载方法、链接及详细步骤，官方网页下载_ise软件下载_千寻xun的博客-CSDN博客 目录 一、新建工程及设计文件 二、编写LED流水灯程序

    2024年02月08日
    浏览(41)
  • FPGA学习分享--01 led流水灯的实现

    FPGA学习分享--01 led流水灯的实现

    需求 ： 博宸电子的ZYNQ7020DEV开发板 Vivado 2018.3 一定的verilog语言基础 博主目前学习的是 博宸电子的ZYNQ7020DEV开发板 ，下面是关于本次分享led流水灯的原理图 图1 涉及本次led流水灯的电路 首先，从图1来看，每个led端口都和一个阻值为4.7k的电阻和一个发光二极管相连，并且发光

    2024年02月04日
    浏览(36)

  • FPGA 学习笔记：Verilog 实现LED流水灯控制

    在初步了解 Xilinx Vivado 的使用后，开启了FPGA Hello World 程序：LED 流水灯控制 在嵌入式MCU中，流水灯需要延时来实现，FPGA的延时，使用外部晶振来实现 实现 3个 LED 流水灯控制，也就是循环依次点亮， LED 低电平亮， 高电平灭，FPGA 有一个40MHz的外部晶振，作为系统时钟输入开

    2023年04月08日
    浏览(38)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包，优惠每天领

二维码1

领取红包

二维码2

领红包