1553B总线详解

这篇具有很好参考价值的文章主要介绍了1553B总线详解。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

1553B总线详解

一、1553B总线及协议芯片简介

1.1、1553B总线简介

        1553B数据总线具有双向输出特性,实时性和可靠性高,广泛应用在当代的运输机和相当数量的民航客机以及军用飞机上,航天系统也广泛的应用这一总线。

        1553B总线的工作频率是1 Mb/s 。采用曼彻斯特II码,半双工工作方式。主要的硬件部分为总线控制器(BC)远端终端(RT)和可选用的总线监控器(BM)。一般情况下,这3部分通过1个多路总线接口(MBI)来完成。可把MBI嵌在计算机内。该总线有10种消息格式。每个消息至少包含2个字,每个字有16个消息位,1个奇偶校验位和3个位长的同步头,所有的消息字都采用曼彻斯特II码构成。

        1553B数据总线用的是指令/响应型通信协议。他有3种类型的终端,分别为:

(1)总线控制器(BC)

        它是在总线上唯一被安排为执行建立和启动数据传输任务的终端。

(2)远程终端(RT)

        它是用户子系统到数据总线上的接口,他在BC的控制下提取数据或接受数据。

(3)总线监控器(BM)

        它“监控”总线上的信息传输,以完成对总线上的数据源进行记录和分析,但他本身不参与总线的通信。

1.2、调试芯片简介

        本次1553B总线调试使用的芯片是一种二次集成的数模混合电路采用80引线MCP陶瓷外壳封装(CQFP80), 抗静电能力ESD≥1000V1553B总线通讯系统中的核心控制芯片,完成系统中的BC/RT/MT功能,用于通讯系统中核心数据的传输。

        该设计是通过FPGA控制芯片完成1553B总线数据传输,使用了两种设计方案对芯片进行控制,一种是在FPGA内部将PCI总线的映射到芯片总线上,另外一种是通过FPGA去读芯片数据放在缓存当中,上位机再读取缓存中的数据,第二种方式速度更快。

        芯片内部主要由6个部分组成,分别是收发器、编码/译码器、RAM存储单元、输入输出控制单元、数据缓冲单元和地址缓冲单元。大致内部结构图如下所示:

1553b总线,fpga开发

 

二、1553B总线工作原理

2.1、工作模式

        1553B总线工作共3种模式,分别是BC模式、RT模式和MT模式。总线上一共有三种字,分别是命令字、数据字、状态字,总线字长20bit。

三种模式:

        (1)BC(总线控制器):发起总线访问,发送命令字、数据字。总线访问以命令字开始、状态字或数据字结束。

        (2)RT(远程终端):响应总线访问,响应状态字、数据字。

        (3)BM(总线监视器):监视总线访问,不发送任何消息字。

三种字长:

        (1)命令字:同步头3bit(1.5bit高电平,1.5bit低电平)、RT地址5bit、接收发送标识位1bit(0表示BC-RT,1表示RT-BC)、数据字数量/模式代码5bit、奇偶校验位1bit;

        (2)数据字:同步头3bit、数据位16bit、奇偶校验位1bit;

        (3)状态字:同步头3bit、RT地址5bit、状态内容11bit(3bit保留)、奇偶校验位1bit;

2.2、通讯方式

        基本消息传输类型:

  1. BC→RT(T/R=0)
  2. RT→BC(T/R=1)
  3. RT→RT(BC→RT+RT→BC)

        衍生消息传输类型:

  1. 广播消息:RT地址=31
  2. 方式代码:子地址=0/31

        BC→RT发送数据大致过程:BC先发出命令字,发送命令字后再发送数据字,RT在接收到数据帧后会回传一个状态字给BC(不得超过响应时间),表明RT接收完成;

        RT→BC发送数据大致过程:BC发出命令字,RT响应一段时间后发送状态字和数据字;

        在数据传输过程中1553总线采用的是曼彻斯特编码传输每一位,其中上升沿表示逻辑“1”,下降沿表示逻辑“0”,时钟使用的是1MHz时钟传输,如下图所示:

1553b总线,fpga开发

 

2.3、传输方式

        传输方式主要是两种方式传输,分别是周期消息和偶发消息。

周期消息:

        (1)按照一定的周期循环发送的消息,该周期称为帧周期。

        (2)一个帧周期内可以发送多条消息。

偶发消息:在1553B总线通讯过程中,依据预先设定的条件,有且只有执行一次的消息。 两种偶发消息发送机制:

        (1)有周期消息在执行:会在消息帧周期内依据消息执行情况择机发送偶发消息。

        (2)没有周期消息执行:启动BC并立即执行该偶发消息。

2.4、耦合方式

        在硬件上采用两种耦合方式:直接耦合和变压器耦合。现在大多数是采用变压器耦合进行1553B组网通讯。通过耦合可以更好的做到阻抗匹配以保证总线上波形不变形,同样也有抑制共模噪声的作用。文章来源地址https://www.toymoban.com/news/detail-637142.html

三、总结

  1. 模式:BC、RT、BM,总线访问总是由BC发起
  2. 单功能与多功能
  3. 基于字进行消息发送:命令字、数据字、状态字
  4. 消息类型:BC→RT、RT → BC、RT → RT、广播、方式代码
  5. 总线冗余:通过消息重试实现总线通讯BusA、BusB双冗余
  6. 耦合方式:一般采用变压器耦合,短截线长度6米,最长距离 100米

到了这里,关于1553B总线详解的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • 基于 VPX 总线的工件台运动控制系统研究与开发-DSP+FPGA硬件架构(一)

    作为光刻机核心单元之一,超精密工件台主要负责实现快速扫描、上下片、精密定位、调平调焦等功能。目前,较为成熟的方案大多采用 VME 并行总线架构来建立超精密工件台控制系统,由于随着系统性能要求的提升,VME 总线以及相应的处理器已无法满足需求,所以必须设计

    2024年02月03日
    浏览(44)
  • FPGA开发基本流程详解

    FPGA是一种可编程逻辑器件,与传统的硬连线电路不同,它具有高度的可编程性和灵活性。FPGA的设计方法包括硬件设计和软件设计两部分,硬件设计包括FPGA芯片电路、存储器、输入输出接口电路等等,软件设计则是HDL程序开发,以及软硬件的联调。 本文主要介绍FPGA设计的基

    2024年02月05日
    浏览(36)
  • FPGA开发工具详解

    FPGA开发工具详解 FPGA是一种可编程逻辑器件,具有可重构性、高性能、低功耗等优点,被广泛应用于数字信号处理、通信、嵌入式系统等领域。FPGA的设计与开发需要使用专业的工具,本文将介绍几款常见的FPGA开发工具。 Quartus II Quartus II是Altera公司推出的FPGA开发工具,支持

    2024年02月14日
    浏览(34)
  • FPGA验证学习(五):SoC的总线架构

    SoC的发展离不开应用领域的需求牵引。在根据需求进行片上系统设计时,不仅要考虑SoC本身,而且还要考虑SoC应用产品的需求,重点关注特定IP获取和系统总体结构(性能、功耗、成本、可靠性、适用性)的评估。 为了提高开发模块的重复利用率,降低开发成本, 用户采用

    2024年02月07日
    浏览(40)
  • FPGA AXI4总线信号介绍篇

    AXI是一种总线协议,可以挂在多个master和slave:         (1)AXI4:主要面向高性能地址映射通信的需求;(突发数据)(地址映射模式)         (2)AXI4-Lite:是一个轻量级的,适用于吞吐量较小的地址映射通信总线;(无突发)(地址映射模式)         (3)AXI4-

    2024年04月11日
    浏览(58)
  • FPGA - 单总线协议(one-wire)

    单总线(one-wire)是美国 DALLAS 公司推出的外围串行扩展总线技术,与 SPI、I2C 等串行数据通信方式不同,它采用单根信号线,既传输时钟又传输数据,而且数据传输是双向的。它具有节省 I/O口线资源、结构简单、成本低廉、便于总线扩展和维护等诸多优点。 单总线英文名

    2024年04月12日
    浏览(29)
  • FPGA与STM32_FSMC总线通信实验

    FSMC是STM32系列采用的一种新型存储器扩展技术。在外部存储器扩展方面具有独特的优势,可根据系统的应用需要,方便进行不 同类型大容量静态存储器的扩展。 FSMC的特点: (1)支持不同位宽的异步读写操作。 (2)不同的BANK在映射地址空间中是独立的,可用于扩展不同的

    2024年02月05日
    浏览(38)
  • 基于FPGA的多通道ARINC429总线测试系统

            目前,有大量的机载设备在使用ARINC429总线进行数据交互,为提高具有ARINC429接口设备的测试效率,降低开发成本,本文基于FPGA强大的并行处理能力、丰富的I/O接口资源以及半定制化的设计理念,利用NIOS II软核处理器,结合FPGA的可编程逻辑端,设计了一款多通道

    2024年02月19日
    浏览(40)
  • 「FPGA项目」—— 基于AMBA总线的流水灯控制系统

    本文将介绍一个完全用Verilog HDL手写的AMBA片上系统, 项目的主题是设计一个 基于AMBA总线的流水灯控制系统 , 项目中所有数字逻辑电路部分都不会通过调用成熟IP核的方式来实现,而是通过Verilog进行RTL设计, 然后利用Vivado平台对RTL模型进行仿真、综合与布线, 最后在FPGA开

    2023年04月25日
    浏览(47)
  • 基于 RK3399+fpga 的 VME 总线控制器设计(二)硬件和FPGA逻辑设计

    3.2 FPGA 最小系统设计 FPGA 最小系统是指可以使 FPGA 正常工作的最基本的系统,主要包括电源电 路、配置电路、时钟和复位电路。本次设计使用的 FPGA 为紫光同创的 PG2L100H, 接下来具体介绍 FPGA 最小系统各个部分的电路设计。 ( 1 )电源电路设计 FPGA 所需要的电源电压有 3.3V

    2024年02月12日
    浏览(47)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包