verilog 学习笔记（3）输入查找表（LUT）

9月前作者：钟声与风分类：Toy博客阅读(39) 违法举报

这篇具有很好参考价值的文章主要介绍了verilog 学习笔记（3）输入查找表（LUT）。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

今天做了一个关于输入查找表（LUT）的题目，里面关于8-1 MUX的处理方式让我觉得非常的新奇。

题目很简单，大意就是要求设计一个8位的移位寄存器，同时附加随机访问功能。也就是通过输入的ABC三个数字对应的二进制数转换为一个地址（很像存储中的方式），然后访问移位寄存器里面对应地址的数据。

verilog 查找表,学习,fpga开发

但是这里关于寻址的处理方式很有趣。一般情况下，可能我自己会想到的是写一个case或者if-else的条件选择语句，但是即便是8位的移位寄存器，这个语句已经够长了，更不要说涉及到更多位存储的情况。

verilog 查找表,学习,fpga开发

这个地方答案给出了一种巧妙的处理方式，基于ABC三个参数的8-1选择器可以直接用{A,B,C}的方式来进行定位。综合器会直接将其转化成对应的二进制数文章来源地址https://www.toymoban.com/news/detail-642354.html

到了这里，关于verilog 学习笔记（3）输入查找表（LUT）的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

FPGA学习笔记：Verilog利用计数器发生信号

1.等占空比信号发生：计数器计时1ms，使LED灯每隔1ms状态翻转一次，实现LED灯闪烁，产生周期为2ms、占空比50%的方波信号； 2.非等占空比信号发生：计时器计时1.8ms，LED灯亮1ms，灭0.8ms，产生周期为1.8ms、非等占空比的方波信号； 3.序列型脉冲信号产生：生成1011010011的序列脉冲

2024年02月22日
浏览(37)
FPGA学习笔记-知识点3-Verilog语法1

按其功能可分为以下几类: 1) 算术运算符(+,－,×，/,％) 2) 赋值运算符(=,=) 3) 关系运算符(,,=,=) 4) 逻辑运算符(,||,!) 5) 条件运算符( ? ：) 6) 位运算符(,|,^,,^) 7) 移位运算符(,) 8) 拼接运算符({ }) 9) 其它按其所带操作数的个数运算符可分为三种: 1) 单目运算符(unary operator):可以带一个

2024年02月06日
浏览(55)
FPGA学习笔记：verilog基础代码与modelsim仿真(三)

1. 分频器——偶分频方法1： verilog代码实现： modelsim仿真波形图：方法2（推荐）：比起方法一直接使用计数器定义一个新的时钟波形，方法二使用flag_out作为分频变量从而实现分频器的功能。虽然二者都使用了计数器，但方法二显然更符合“分频”的定义，且此方法在告诉

2024年02月06日
浏览(50)
FPGA 学习笔记：Verilog 实现LED流水灯控制

在初步了解 Xilinx Vivado 的使用后，开启了FPGA Hello World 程序：LED 流水灯控制在嵌入式MCU中，流水灯需要延时来实现，FPGA的延时，使用外部晶振来实现实现 3个 LED 流水灯控制，也就是循环依次点亮， LED 低电平亮，高电平灭，FPGA 有一个40MHz的外部晶振，作为系统时钟输入开

2023年04月08日
浏览(38)
FPGA学习笔记(1):使用Verilog实现常见的加法器

本文使用VerilogHDL实现一些简单的加法器，本人水平有限，希望大佬能够多指证 Quartus Prime(18.0) Modelsim 半加器可以用于计算两个单比特二进制数的和，C表征进位输出，S表述计算的结果。半加器的真值表化简以后的逻辑表达式可以表达为： s = a’b+ab’ c = ab Verilog 代码块全加

2024年02月09日
浏览(43)
FPGA学习笔记：verilog基础代码与modelsim仿真(六)——vga显示模块

VGA显示目标：实现屏幕红、橙、黄、绿、青、蓝、紫、黑、白、灰条形显示 1. 模块框图与波形图 vga_colorbar是实现目标功能的总体模块框图，为了实现对应的输出，我们使用三个具体功能模块实现功能。 (1) clk_gen——使用pll锁相环实现时钟分频 (2)vga_ctrl——图像控制与输出模

2024年02月04日
浏览(39)
FPGA在校学习记录系列---实验4不同状态的LED+开发板（Verilog HDL）

此系列记录FPGA在学校的学习过程。 FPGA系列需要用到的软硬件：软件：Quartus II 15.0 (64-bit) 硬件： 5CEBA4F23C7芯片链接: FPGA在校学习记录系列—新建一个FPGA工程编写程序并仿真（Verilog HDL）创建的工程名字为：LED （这次不用仿真，直接用开发板验证）编译文件按键资源：

2024年04月09日
浏览(46)
OpenCV（九）：LUT查找表

LUT（Look-Up Table）查找表是OpenCV中一种常用的图像处理方法，用于对图像进行像素级别的颜色映射或图像增强操作。LUT查找表可以实现快速、高效的颜色转换和像素操作，尤其在处理大量像素的情况下具有优势。以下是关于OpenCV LUT查找表的一些重要知识点： 1.LUT数据结构：在

2024年02月10日
浏览(32)
Opencv-图像插值与LUT查找表

图像像素的比较白色是255，黑色是0 src1:第一个图像矩阵，通道数任意 src2：第二个图像矩阵，尺寸和通道数以及数据类型都需要与src1一致 dst：保留对应位置较大（较小）灰度值后的图像矩阵，尺寸、通道数和数据类型与src1一致 LUT查找表 LUT查找表实际上就是一种映射规则

2024年02月20日
浏览(36)
【FPGA】Verilog：组合电路设计 | 三输入 | 多数表决器

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载的示例：表决器（三人表决器）。功能特性：采用 Xilinx Artix-7 XC7A35T芯片配置方式：USB-JTAG/SPI Flash 高达100MHz 的内部时钟速度存储器：2Mbit SRAM N25Q064A SPI Flash（样图旧款为N25Q032A）通用

2023年04月08日
浏览(38)