FPGA应用学习笔记--时钟域的控制亚稳态的解决

9月前作者：ElE rookie 分类：Toy博客阅读(39) 违法举报

这篇具有很好参考价值的文章主要介绍了FPGA应用学习笔记--时钟域的控制亚稳态的解决。希望对大家有所帮助。如果存在错误或未考虑完全的地方，请大家不吝赐教，您也可以点击"举报违法"按钮提交疑问。

时钟域就是同一个时钟的区域，体现在laways语句边缘触发语句中，设计规模增大就会导致时钟不同步，有时差，就要设计多时钟域。

FPGA应用学习笔记--时钟域的控制亚稳态的解决,fpga开发,学习,笔记

会经过与门的延时产生的新时钟域，这种其实不推荐使用，但在ascl里面很常见

在处理时钟域的信号传递，一般会有故障具有随机性，不同工艺出现问题的可能性不同，对于亚稳态的检测很少，故障很难被发现，要设计中要注意。

FPGA应用学习笔记--时钟域的控制亚稳态的解决,fpga开发,学习,笔记

FPGA应用学习笔记--时钟域的控制亚稳态的解决,fpga开发,学习,笔记

要经过组合延时，就会起冲突，间隔不够

FPGA应用学习笔记--时钟域的控制亚稳态的解决,fpga开发,学习,笔记

数据要保证建立时间和保持时间才有效，RTL级无法分析亚稳态的，在门级都很难，提高设计本身的设计！，通过DLL或者PLL控制相位，来达到相位匹配，消除亚稳态。要保持时钟具有整数倍关系 FPGA应用学习笔记--时钟域的控制亚稳态的解决,fpga开发,学习,笔记

若两个时钟毫无关系，或者FPGA为两个系统提供接口时候，很难使用相位控制

FPGA应用学习笔记--时钟域的控制亚稳态的解决,fpga开发,学习,笔记

用打两拍的方法，解决单bit的亚稳态问题

FPGA应用学习笔记--时钟域的控制亚稳态的解决,fpga开发,学习,笔记

FIFO先入先出结构解决多bit数据

FPGA应用学习笔记--时钟域的控制亚稳态的解决,fpga开发,学习,笔记

用fifo存储数据，然后根据时钟2调整推出数据，要注意防止溢出，要有效握手控制，满标志通知发送端已经满了，空标志通知接收端已经没有数据可以抓取了，

FPGA应用学习笔记--时钟域的控制亚稳态的解决,fpga开发,学习,笔记

读状态机的示意图，写状态机类似。文章来源地址https://www.toymoban.com/news/detail-647145.html

到了这里，关于FPGA应用学习笔记--时钟域的控制亚稳态的解决的文章就介绍完了。如果您还想了解更多内容，请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章，希望大家以后多多支持TOY模板网！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：如若内容造成侵权/违法违规/事实不符，请点击违法举报进行投诉反馈，一经查实，立即删除！

分享到：

领支付宝红包赞助服务器费用

两级同步为什么能解决亚稳态问题？

前言不知道大家有没有一个疑惑，为什么两级同步电路结构能够解决亚稳态问题，之前一直疑惑的地方在于，当第一级DFF发生亚稳态时，他的输出呈现不确定性，会出现0或者1任意一个值。若输入是1，第一级DFF亚稳态之后稳定到了0，那么第二级采样的话不就错了吗？这个问

2024年02月12日
浏览(44)
数字设计小思 - D触发器与死缠烂打的亚稳态

本系列整理数字系统设计的相关知识体系架构，为了方便后续自己查阅与求职准备。在FPGA和ASIC设计中，D触发器是最常用的器件，也可以说是时序逻辑的核心，本文根据个人的思考历程结合相关书籍内容和网上文章，聊一聊D触发器与亚稳态的那些事。由传输门和两个反相器

2024年02月03日
浏览(33)
STM32_RCC时钟控制学习笔记

开启时钟时，要打开哪个外设的时钟，就先找这个外设是在哪个总线上，开启某个总线某个外设的是时钟。时钟总线：AHB . APB1. APB2 如下图为APB1,APB2，和AHB总线包含的外设。 APB1为APB低速总线，最大频率为系统时钟SystemClk的4分频，以STM32F407为例，最大为 42MHz。 APB2为APB高速

2024年01月17日
浏览(51)
FPGA 学习笔记：Verilog 实现LED流水灯控制

在初步了解 Xilinx Vivado 的使用后，开启了FPGA Hello World 程序：LED 流水灯控制在嵌入式MCU中，流水灯需要延时来实现，FPGA的延时，使用外部晶振来实现实现 3个 LED 流水灯控制，也就是循环依次点亮， LED 低电平亮，高电平灭，FPGA 有一个40MHz的外部晶振，作为系统时钟输入开

2023年04月08日
浏览(42)
STM32学习笔记（四）丨TIM定时器及其应用（定时中断、内外时钟源选择）

本次课程采用单片机型号为STM32F103C8T6。课程链接：江科大自化协 STM32入门教程往期笔记链接： STM32学习笔记（一）丨建立工程丨GPIO 通用输入输出 STM32学习笔记（二）丨STM32程序调试丨OLED的使用 STM32学习笔记（三）丨中断系统丨EXTI外部中断

2023年04月13日
浏览(63)
FPGA应用学习笔记----定点除法的实现

除以2可以这样移位迭代除法，就是直接除迭代除法，就是直接除除数左移，被除数减去除数，余数大于0则商数置1然后左移，余数作为被减数左移，再减除数，再看余数是否大于0，若大于0，还是这样操作，若小于0，则商数为0，且余数直接等于上次的余数 synplif

2024年02月13日
浏览(51)
《FPGA至简设计原理与应用》学习笔记1 —— FPGA基础

视频：https://www.bilibili.com/video/BV14K4y1u7kH/ 资料：https://www.aliyundrive.com/s/E9H7Mc5hqhu FPGA是什么东西？ FPGA全称Field-Programmable Gate Array，即现场可编程门阵列简而言之FPGA是一个可以通过编程来改变内部结构的芯片。如果要实现相应的功能，需要通过编程即使用硬件描述语言进行

2024年02月08日
浏览(48)
FPGA应用学习笔记-----复位电路（二）和小结

不可复位触发器若和可复位触发器混合写的话，不可复位触发器是由可复位触发器馈电的。不应该出现的复位，因为延时导致了冒险，异步复位存在静态冒险附加素隐含项，利用数电方法，消除静态冒险这样多时钟区域还是算异步的，每一时钟区域用一个复位同步

2024年02月13日
浏览(46)
学习笔记之FPGA的IP核及其应用

目录 1. FPGA的IP核定义和分类 2. PLL锁相环 2.1 PLL的基础知识 2.2 PLL核的调用 3. ROM IP核 4. RAM IP核 5. FIFO IP核 FPGA的IP核是在可编程逻辑器件（FPGA）中可以实现特定功能的可重用模块，它们以形式化的方式描述了硬件的功能和接口。如图所示为 PLL 大体的一个结

2024年03月22日
浏览(43)
FPGA学习——FPGA实现电子时钟

Cyclone IV开发板上的数码管一共有6个，我们每次只能选择其中一个显示，怎么解决电子时钟时、分、秒同时显示呢？要实现电子时钟首先要了解什么是余晖效应。余晖效应一般指视觉暂留。视觉暂留现象即视觉暂停现象（Persistence of vision，Visual staying phenomenon，duration o

2024年02月09日
浏览(74)