Implement the following circuit:
文章来源:https://www.toymoban.com/news/detail-650693.html
module top_module (
input clk,
input d,
input r, // synchronous reset
output q);
always@(posedge clk) begin
if(r)
q<=1'b0;
else
q<=d;
end
endmodule
文章来源地址https://www.toymoban.com/news/detail-650693.html
到了这里,关于[HDLBits] Exams/m2014 q4c的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!