RISC-V公测平台发布· CoreMark测试报告

这篇具有很好参考价值的文章主要介绍了RISC-V公测平台发布· CoreMark测试报告。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一. CoreMark简介

CoreMark是一款用于评估CPU性能的基准测试程序,它包含了多种不同的计算任务,包括浮点数、整数、缓存、内存等方面的测试。CoreMark的测试结果通常被用来作为CPU性能的参考,它可以帮助开发人员和系统管理员评估不同处理器和系统的性能,比较不同处理器之间的性能差异,也可以用来测试处理器在多线程并行计算方面的性能。

官网地址:

https://www.eembc.org

二. 平台环境

[硬件参数]

处理器: 算能SG2042 x 1

核心数: 64核

L1 Cache: I:64KB and D:64KB

L2 Cache: 1MB/Cluster

L3 Cache: 64MB System Cache

DRAM: DDR4  16Gx4

[软件环境]

linux版本: 22.10

gcc版本: 10.2.0

三. 获取源码

EEMBC将CoreMark源码托管在GitHub上,可以访问以下链接获得源码;也可以通过git命令下载到本地。

链接

https://github.com/eembc/coremark

四. 编译

本次采用的编译器是支持RVV的编译器,在我们的体验机器上已经完成了部署,可以通过文章下方的联系方式进群体验。

1:首先需要修改core_portme.mak文件,(在LFLAGAS_END变量添加-lpthread)

2:添加编译参数:-march=rv64gcv0p7_zfh_xtheadc -mabi=lp64d -mtune=c920。

添加完成后效果如下:

# Flag: CC
#    Use this flag to define compiler to use
CC = gcc
# Flag: CFLAGS
#    Use this flag to define compiler options. Note, you can add compiler options from the command line using XCFLAGS="other flags"
PORT_CFLAGS = -O3
#===============================Alter by me===========================
PF_CFLAGS = -march=rv64gcv0p7_zfh_xtheadc -mabi=lp64d -mtune=c920
FLAGS_STR = "$(PORT_CFLAGS) $(XCFLAGS) $(XLFLAGS) $(LFLAGS_END) $(PF_CFLAGS)"
CFLAGS = $(PORT_CFLAGS) $(PF_CFLAGS) -I$(PORT_DIR) -Iposix -I. -DFLAGS_STR=\"$(FLAGS_STR)\"
#===============================Alter by me===========================
# Flag: NO_LIBRT
#    Define if the platform does not provide a librt
ifndef NO_LIBRT
#Flag: LFLAGS_END
#    Define any libraries needed for linking or other flags that should come at the end of the link line (e.g. linker scripts). 
#    Note: On certain platforms, the default clock_gettime implementation is supported but requires linking of librt.
#===============================Alter by me===========================
LFLAGS_END += -lrt -lpthread 
#===============================Alter by me===========================

单核编译

ubuntu@perfxlab:/public/benchmark/coremark$ make compile  XCFLAGS="-DMULTITHREAD=1 -DUSE_PTHREAD"

多核编译

ubuntu@perfxlab:/public/benchmark/coremark$ make compile  XCFLAGS="-DMULTITHREAD=64 -DUSE_PTHREAD"

五. 在SG2042上执行coremark

1. 单核测试结果如下:

RISC-V公测平台发布· CoreMark测试报告,risc-v

2. 64核测试结果如下:

RISC-V公测平台发布· CoreMark测试报告,risc-v

六. CoreMark分数排行榜

SG2042 的64核跑分结果为:692303.531830  ,cpu主频是2GHz。

根据公式:

CoreMark / MHz = (CoreMark 分数) / (时钟频率,以兆赫兹为单位)

我们可以算出SG2042的 CoreMark / MHz=692303.531830/2000=346.55

从官网可以看到,截止目前(2023-8-16 )总共上传了767款型号的CoreMark跑分结果。

官网链接

https://www.eembc.org/coremark/scores.php 

RISC-V公测平台发布· CoreMark测试报告,risc-v
图1:Coremark分数从高到低排序
RISC-V公测平台发布· CoreMark测试报告,risc-v
   图2:Coremark/MHz 分数从高到低排序

从排行榜上可以看到(上图1和图2),无论是基于 CoreMark 分数还是 CoreMark/MHz 分数,SG2042都展现出令人瞩目的表现。作为全球第一款 RISC-V 处理器芯片,它的分数已经值得充分的赞赏。尽管与第一名之间还存在一定的差距,但国产芯片将持续不断地努力,不断进步。让我们为国产芯片的未来发展加油!

正文完


  • About HS-2

HS-2 RISC-V通用主板是澎峰科技与合作伙伴共同研发的一款专为开发者设计的标准mATX主板,它预装了澎峰科技为RISC-V高性能服务器定制开发的软件包,包括各种标准bencmark、支持V扩展的GCC编译器、计算库、中间件以及多种典型服务器应用程序。

HS-2 RISC-V通用主板搭载了一颗国产RISC-V 64核处理器(SG2042)。SG2042是目前已量产的性能最高的RISC-V处理器,主要针对高性能计算领域需求设计,适用于科学计算、工程计算、AI计算、融合计算等大算力应用场景。

RISC-V公测平台发布· CoreMark测试报告,risc-v

  • 关于RISC-V公共测试平台

    RISC-V公测平台发布· CoreMark测试报告,risc-v

RISC-V高性能处理器公共测试云平台 ·快速使用指南,下载链接:https://www.kdocs.cn/l/cmnYcyFIlVRx

  • RISC-V公共测试云平台系列文章

  1.  RISC-V公测平台发布 ·Stream带宽完整测试

  2.  RISC-V公测平台发布 · 我的世界MohistMC

  3.  RISC-V公测平台发布 · 第一个WEB Server“Hello RISC-V world!”

  4.  RISC-V公测平台发布 ·如何在SG2042上玩转k3s

  5. “RISC-V成长日记” blog发布,第一个运行在RISC-V服务器上的blog?

  6. RISC-V公测平台发布:如何在SG2042上玩转OpenMPI

  7. RISC-V公测平台发布:Compiling The Fedora Linux Kernel Natively on RISC-V

  8.  RISC-V公测平台发布 · Unix Bench完整测试

  9. RISC-V公测平台发布 · 使用YCSB测试SG2042上的MySQL性能

  10. RISC-V公测平台发布 · 7-zip 测试

  11. RISC-V公测平台发布·  CoreMark测试报告(本篇)

欢迎投稿,发送至riscvinfo@perfxlab.com文章来源地址https://www.toymoban.com/news/detail-657763.html

到了这里,关于RISC-V公测平台发布· CoreMark测试报告的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • RISC-V公测平台发布:如何在SG2042上玩转OpenMPI

    HS-2 RISC-V通用主板是澎峰科技与合作伙伴共同研发的一款专为开发者设计的标准mATX主板,它预装了澎峰科技为RISC-V高性能服务器定制开发的软件包,包括各种标准bencmark、支持V扩展的GCC编译器、计算库、中间件以及多种典型服务器应用程序。 HS-2 RISC-V通用主板搭载了一颗国产

    2024年02月14日
    浏览(62)
  • RISC-V公测平台发布 · 在SG2042上配置Jupiter+Octave科学计算环境

    简介 JupyterHub是一个开源的共享计算平台,它为每个用户管理一个单独的 Jupyter 环境, 可以用于学生班级、企业数据科学小组或科学研究小组。它是一个多用户中心,可以生成、管理和代理多个单用户Jupyter笔记本服务器的实例。 GNU Octave是一种采用高级编程语言的主要用于数

    2024年02月10日
    浏览(35)
  • CoreMark 跑个分:RISC-V vs ARM

    EEMBC 的 CoreMark® 评分是一种比较通用的基准测试方式,用于测量嵌入式系统中使用的微控制器(MCU)和中央处理单元(CPU)的性能,可以帮助人们比较不同的 CPU 架构的性能表现。 一、简介: CoreMark 取代了过时的 Dhrystone 基准测试,并包含以下算法的实现:列表处理(查找和

    2024年02月10日
    浏览(58)
  • RISC-V云测平台:Compiling The Fedora Linux Kernel Natively on RISC-V

      注释:编译Fedora,HS-2 64核RISC-V服务器比Ryzen5700x快两倍! --- 以下是blog 正文 ---  # Compiling The Fedora Linux Kernel Natively on RISC-V ## Fedora RISC-V Support There is ongoing work to Fedora to support RISC-V hardware. As of right now the Fedora documentation officially only shows how to install the distribution on the SiFive Hi

    2024年02月13日
    浏览(40)
  • 强化自主可控,润开鸿发布基于RISC-V架构的开源鸿蒙终端新品

    2023 RISC-V中国峰会于8月23日至25日在北京召开,峰会以“RISC-V生态共建”为主题,结合当下全球新形势,把握全球新时机,呈现RISC-V全球新观点、新趋势。本次大会邀请了RISC-V国际基金会、业界专家、企业代表及社区伙伴等共同探讨RISC-V发展趋势与机遇,吸引超过百余家业界企业、高

    2024年02月11日
    浏览(63)
  • [RISC-V]Milk-V开发板 i2c测试oled及波形输出

    引脚图 修改i2c3复用功能 buildboardscv180xcv1800b_sophpi_duo_sdu-bootcvi_board_init.c 扫描I2C3上的设备 [root@cvitek]~# i2cdetect -y -r 3 0 1 2 3 4 5 6 7 8 9 a b c d e f 00: – – – – – – – – – – – – – 10: – – – – – – – – – – – – – – – – 20: – – – – – – – – – – – –

    2024年02月12日
    浏览(53)
  • 【RISC-V】RISC-V寄存器

    寄存器 别名 全称 说明 X0 zero 零寄存器 可做源寄存器(rs)或目标寄存器(rd) X1 ra 链接寄存器 保存函数返回地址 X2 sp 栈指针寄存器 指向栈的地址 X3 gp 全局寄存器 用于链接器松弛优化 X4 tp 线程寄存器 常用于在OS中保存指向进程控制块(task_struct)数据结构的指针 X5 ~ X7 X28 ~ X31 t0

    2024年02月10日
    浏览(40)
  • RISC-V(1)——RISC-V是什么,有什么用

    目录 1. RISC-V是什么 2. RISC-V指令集 3. RISC-V特权架构 4. RiscV的寄存器描述 5. 指令  5.1 算数运算—add/sub/addi/mul/div/rem  5.2 逻辑运算—and/andi/or/ori/xor/xori 5.3 位移运算—sll/slli/srl/srli/sra/srai 5.4 数据传输—lb/lh/lw/lbu/lhu/lwu/sb/sh/sw 5.5 比较指令—slt/slti/sltu/sltiu 5.6 条件分支指令—

    2024年02月11日
    浏览(48)
  • 什么是RISC-V?以及RISC-V和ARM、X86的区别

    RISC-V 是基于 RISC 精简指令集架构开发的一个开放式指令集架构,它是由加州大学伯克利分校的计算机科学教授 Krste Asanovic (克里斯蒂安·阿萨诺维奇)领导的团队开发,RISC-V是 开放 的,任何人都可以使用它来开发处理器芯片和其他硬件,而无需支付任何许可或使用费用。

    2024年02月15日
    浏览(50)
  • 【RISC-V】基于开源RISC-V MCU内核PicoRV32的FPGA移植

    核心板:GW2A-LV18PG256C8IC8I7 底板:Dock底板 有关核心板和底板相关资料的参考网址:Tang Primer 20K - Sipeed Wiki  FPGA硬件设计软件:高云云源软件;下载地址:广东高云半导体科技股份有限公司 PicoRV32描述,以及文档介绍详情见网址PicoRV32 - 高云 - 广东高云半导体科技股份有限公司

    2023年04月09日
    浏览(43)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包