AXI Memory Mapped To PCI Express手册学习笔记

这篇具有很好参考价值的文章主要介绍了AXI Memory Mapped To PCI Express手册学习笔记。希望对大家有所帮助。如果存在错误或未考虑完全的地方,请大家不吝赐教,您也可以点击"举报违法"按钮提交疑问。

一、其它笔记

1,名词解释

名词 说明
MSI Messaged Signaled Interrupt
TLP Transaction Layer Packets
BAR Base Address Registers

2,Memory Map。基地址的值可通过C_BASEADDR配置
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE

二、地址

1,ip内部分两个BARS( Base Address Registers),分别是 PCIE_BARS 和 AXI_BARS,二者都有自己的寄存器map,映射关系可配

AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE

2,

AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE

三、中断

	1,中断分为3种,分别是:Local, MSI and Legacy Interrupts 
	
	2,ip核中断端口定义:

AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE
MSI_Vector_Num(PCIE核的输入):请求一个MSI中断时的矢量值,上位机根据这个矢量值来判断产生的是什么中断,msi最大支持32个矢量中断。
问题:RP端怎么获取EP端发过来的这个MSI_Vector_Num?

	3,

AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE

4,MSI和Legacy中断只能从EP发往RP。
问题:那RP能给EP发中断吗?怎么发?
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE
AXI Memory Mapped To PCI Express手册学习笔记,fpga开发,PCIE

5,0x13C寄存器写32’hFFF20FFF,最终读出来为0x1FF20FE7文章来源地址https://www.toymoban.com/news/detail-661659.html

到了这里,关于AXI Memory Mapped To PCI Express手册学习笔记的文章就介绍完了。如果您还想了解更多内容,请在右上角搜索TOY模板网以前的文章或继续浏览下面的相关文章,希望大家以后多多支持TOY模板网!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处: 如若内容造成侵权/违法违规/事实不符,请点击违法举报进行投诉反馈,一经查实,立即删除!

领支付宝红包 赞助服务器费用

相关文章

  • DP读书:鲲鹏处理器 架构与编程(六)PCI Express 总线

    PCI Express(Peripheral Component Interconnect Express) 是一种高速串行计算机扩展总线标准,原来的名称为“3GIO”,是由英特尔在2001年提出的。PCIe属于 高速串行点对点双通道高带宽传输 ,所连接的设备分配独享通道带宽,不共享总线带宽, 主要支持主动电源管理,错误报告,端对

    2024年02月11日
    浏览(33)
  • 高速视觉筛选机PCI Express实时运动控制卡XPCIE1028

    正运动技术的PCI Express®总线运动控制卡XPCIE1028,具备位置锁存、多维高速硬件位置比较输出PSO、同步跟随、精准触发的运动控制和I/O控制功能。 配合正运动技术MotionRT7实时内核使用,可高度满足高速视觉筛选机应用所需的运动控制需求。 XPCIE1028是正运动技术新推出的一款采

    2024年02月09日
    浏览(31)
  • 【学习笔记】AXI接口

            AXI (Advanced eXtensible Interface) 是 ARM 公司推出的一种高性能、低成本、可扩展的高速总线接口。它被广泛应用于数字系统中,尤其是嵌入式系统中。AXI 接口具有高度的灵活性和可扩展性,可以适应不同的应用场景和系统需求。它支持多种传输类型,包括读取、写入、

    2024年02月14日
    浏览(28)
  • AMBA总线协议AXI——学习笔记

    2023.3.25 2023.4.23 AXI :高级可拓展接口 高性能、高带宽、低延迟 单向通道体系结构 独立的地址和数据通道 支持多项数据交换。通过 并行执行burst操作 ,极大地提高了数据吞吐能力。 AXI4 :高性能内存映射需求(如读写DDR、使用BRAM控制器读写BRAM等),为了区别,有时候也叫这

    2023年04月23日
    浏览(34)
  • IC学习笔记22——memory_compiler&memory_wrapper

    memory_compiler为一系列工具的统称,用于生成芯片开发所需要的memory。芯片开发中所需要的memory为sram、rom等。很多公司都有自己开发的memory_compiler工具。 sram写操作(写1) 将要写入的数据“1”通过写入电路变成“1”和“0”后分别加到选中单元的两条位线BL,BLB上,此时使WL=1,

    2024年02月09日
    浏览(44)
  • Nodejs+express后端学习笔记(1)

    1、下载安装包:进入官网(https://nodejs.org/en),下载左侧的稳定版。 2、选择安装位置,不用勾选自动安装必要工具。 其他都默认Next。 配置环境,具体参考本文章: https://blog.csdn.net/WHF__/article/details/129362462 nodejs用来开发Web服务器(后端)。本文使用Visual Studio Code进行编写和

    2024年01月23日
    浏览(27)
  • PCI9054入门1:硬件引脚定义、时序、FPGA端驱动源码

    因为二货CSDN的图床崩了,新的连接在这PCI9054入门1:硬件引脚定义、时序、FPGA端驱动源码

    2024年02月11日
    浏览(51)
  • express学习笔记5 - 自定义路由异常处理中间件

    修改router/index.js,添加异常处理中间件 完整代码 创建 utils/constant:(为了方便后期统一维护,单独拉出来定义) 然后刷新http://localhost:8000/user  这就完成了

    2024年02月14日
    浏览(32)
  • RH850P1X芯片学习笔记-Flash Memory

    •代码flash容量:高达10兆字节的用户区域 编程方法: 通过串行接口与专用闪存编程器通信编程(串行编程)。 用户程序编程Flash(自编程)。 支持安全功能,以防止非法篡改或读取闪存中的数据。 支持保护功能,防止flash错误覆盖。 在Code Flash上支持OTP(一次性编程) 支持检测和纠正

    2024年01月18日
    浏览(29)
  • SQL 注入学习手册【笔记】

    基本步骤 1. 判断注入类型 数字型 or 字符型 数字型【示例】: ?id=1 字符型【示例】: ?id=1\\\' 这也是在尝试闭合原来的 sql 语句,用包括 \\\" \\\' ) 不限于这些字符尝试闭合,同时也可以根据它的语句报错来推断闭合符 还有一种判断闭合符方法【用 号】 ?id=1 根据语句报错返回的信

    2024年02月13日
    浏览(28)

觉得文章有用就打赏一下文章作者

支付宝扫一扫打赏

博客赞助

微信扫一扫打赏

请作者喝杯咖啡吧~博客赞助

支付宝扫一扫领取红包,优惠每天领

二维码1

领取红包

二维码2

领红包